高速可变长度码解码装置

    公开(公告)号:CN1107384C

    公开(公告)日:2003-04-30

    申请号:CN96102757.6

    申请日:1996-03-18

    发明人: 孙永硕

    IPC分类号: H03M7/40

    CPC分类号: H03M7/425

    摘要: 可变长度码编码装置,用于解码序贯可变长度码字,包括第一桶形移位器,响应窗口控制信号产生第一窗口输出序列;第二桶形移位器,响应解码码字长产生第二窗口输出序列及码值;中继电路,用于使第二窗口输出序列锁存半个时钟周期并产生锁存第二窗口输出序列作为解码序列;第一查找表存储器,响应开始于解码输出序列第一位位置上的可变长度码字的前缀码产生解码码字长;第二查找表存储器,响应解码码字长及码值产生固定长度字;及累加单元,产生窗口控制信号。

    高速可变长度码解码装置

    公开(公告)号:CN1107383C

    公开(公告)日:2003-04-30

    申请号:CN95117534.3

    申请日:1995-11-17

    发明人: 金圭

    IPC分类号: H03M7/40

    CPC分类号: H03M7/425

    摘要: 可变长度码解码装置,包括移位电路,提供一个窗口输出序列;位生成电路,通过采用窗口输出序列作为N位输出序列的低阶位生成N位输出序列;解码序列生成电路,响应码字长度信号,产生该两个固定长度段的一个解码输出序列;表存储装置,响应开始于解码输出序列的第一位的位置的可变长度码字,产生固定长度码字及码字长度;输出选择电路,响应输出选择信号,选择一个输出码字和一个码字长度;以及进位信号生成装置,生成位置控制信号。

    可变长度解码
    34.
    发明公开

    公开(公告)号:CN1342343A

    公开(公告)日:2002-03-27

    申请号:CN00804407.4

    申请日:2000-10-26

    发明人: S·佩奈恩

    IPC分类号: H03M7/42 H04N7/50

    CPC分类号: H03M7/425 H04N19/91

    摘要: 经按照一个Huffman树(HT)可变长度编码的数据用以下方式解码。一个存储器(MEM)存有所述Huffman树,使得所述Huffman树的分支各由存储位置(ML)表示。如果一个存储位置表示一个随后有一些后续分支的分支,那么这个存储位置存有一个指向表示这些后续分支的存储位置的指针(P)。如果这个存储位置表示一个没有后续分支的分支,那么这个存储位置就存有一个码端指示(ECI)和输出符号数据(OSD)。解码处理器(DPR)用一个数据元序列内的每个数据元(DE)执行一个选择步骤(SEL)和一个鉴定步骤(EVA)。在选择步骤,解码处理器根据数据元和最近选择的存储位置的内容选择一个存储位置。在鉴定步骤,解码处理器检验所选择的存储位置是否存有码端指示。如果是这样的话,解码处理器根据输出符号数据提供一个输出符号(OS)。这种可变长度解码的方式提供了可变长度解码的高效益实现,特别是在需要对各种类型的可变长度码解码时。它特别适合于在MPEG解码器内使用。

    高速可变长度码解码装置

    公开(公告)号:CN1137707A

    公开(公告)日:1996-12-11

    申请号:CN96102757.6

    申请日:1996-03-18

    发明人: 孙永硕

    IPC分类号: H03M7/40

    CPC分类号: H03M7/425

    摘要: 可变长度码编码装置,用于解码序贯可变长度码字,包括第一桶形移位器,响应窗口控制信号产生第一窗口输出序列;第二桶形移位器,响应解码码字长产生第二窗口输出序列及码值;中继电路,用于使第二窗口输出序列锁存半个时钟周期并产生锁存第二窗口输出序列作为解码序列;第一查找表存储器,响应开始于解码输出序列第一位位置上的可变长度码字的前缀码产生解码码字长;第二查找表存储器,响应解码码字长及码值产生固定长度字;及累加单元,产生窗口控制信号。

    可变长译码方法及其装置
    37.
    发明公开

    公开(公告)号:CN1128440A

    公开(公告)日:1996-08-07

    申请号:CN95118666.3

    申请日:1995-09-26

    发明人: 安祐演 赵明来

    IPC分类号: H03M7/40

    CPC分类号: H03M7/425

    摘要: 一种具有简单的硬件结构并保持可变长译码要求的处理速度的装置包含:贮存可变长编码的位数据,输出从新的最初位的位置开始的N位数据的存储器;判断对应于现在输入的N位数据的组,输出表示在组的判断中使用的位数据的位个数的控制信号、表示已决定组的选择信号、以及现在的N位数据前的N位数据的控制部;产生对应于各组的多个符号的组合逻辑部;根据选择信号,输出选定符号的多路转换器。

    图像信号的可变长度译码器

    公开(公告)号:CN1119813A

    公开(公告)日:1996-04-03

    申请号:CN95106522.X

    申请日:1995-05-05

    发明人: 俞弼皓

    IPC分类号: H04N7/32

    CPC分类号: G06T9/005 H03M7/425

    摘要: 在本发明中,译码器产生与扫描宽度一致期间的时间的第2行程等效信号和经过该期间时的第1行程等效信号,并响应于第2行程等效信号输出数据“0”和第1行程等效信号输出电平。码字长度发生器产生对应于进入筒形移位器23的输出的第1可变长度码字的码字长度,累加运算器把以前累加的码字长度和来自码字长度发生器的码字长度相加并作模数-N运算,然后将累加余数的码字长度中应得的部分输出到载波信号。

    高速变长码译码设备
    39.
    发明公开

    公开(公告)号:CN1108019A

    公开(公告)日:1995-09-06

    申请号:CN94112762.1

    申请日:1994-11-29

    发明人: 朴龙圭

    IPC分类号: H03M7/40

    CPC分类号: H03M7/425

    摘要: 变长码译码设备,包括:与第一桶形移位器级联的、给第二表存储器设备提供译码窗口输出序列的第二桶形移位器,该译码窗口输出序列响应第一表存储器设备输出的码字长度被直接移位,使得在译码窗口输出序列中的第一位是在第一桶形移位器的译码窗口输出序列中的下一个变长码字的第一位;用于响应在第二译码窗口输出序列中的各变长码字产生定长码字的第二表存储器设备,由此在各时钟周期中顺序地译码两个变长码字,没有累加器延迟,以便移位第一桶形移位器的译码窗口。

    解码方法及解码装置
    40.
    发明公开

    公开(公告)号:CN105282554A

    公开(公告)日:2016-01-27

    申请号:CN201510367308.4

    申请日:2015-06-29

    IPC分类号: H04N19/40 H04N19/423

    摘要: 本发明提供了解码方法及解码装置,所述解码装置包括解码单元、检测单元和转换单元。解码单元将包括在编码数据中的第一编码数据解码成第一部分数据,所述编码数据从具有第一字符码的第一数据编码而来。检测单元基于所述编码数据从具有第一字符码的第一数据编码而来的字符码信息来检测第一部分数据中的字符边界。转换单元基于将第一字符码与第二字符码相关联的信息,利用检测到的字符边界将第一部分数据中的至少一部分转换成具有第二字符码的第二数据。