-
公开(公告)号：CN111555753A
公开(公告)日：2020-08-18
申请号：CN202010510623.9
申请日：2020-06-08
申请人： 上海奥令科电子科技有限公司
发明人： 王昕宇
IPC分类号： H03M1/08
摘要： 本发明实施例基于数字信号产生的干扰噪声和输入信号特征强相关的特点，提出了一种在源头上把数字信号的干扰噪声降下来的方法和装置，从而把和输入信号特征强相关的干扰噪声变成弱相关，进而随机化干扰噪声，降低数字模块对芯片内其它模块的干扰。在该方法中，对数字信号进行位处理，通过位处理来随机化干扰噪声，随机化的干扰噪声对SOC芯片内的敏感模块的干扰基本上可以忽略，进而提升了SOC芯片的整体性能指标。
-
公开(公告)号：CN109217850B
公开(公告)日：2019-08-27
申请号：CN201810918357.6
申请日：2018-08-13
申请人： 上海奥令科电子科技有限公司
IPC分类号： H03K5/135
摘要： 本发明公开了一种占空比稳定数字控制单级多时钟相位插值器，具有输入时钟信号CKI和CKQ，包括：数字控制选择单元、数字相位插值单元和数据选择器；主要是应用于各种高速时钟数据恢复采集系统中，在系统中提供精确的多相位时钟，有利系统选择最优采样时钟相位。本发明提供了一种占空比稳定数字控制单级多时钟相位插值器对输入要求简单，只需要两个相位差的数字输入高低电平信号，相位插值器内部时序控制逻辑电路简单，相位插值器可以输出占空比不变的高精度多相位的时钟。
-
公开(公告)号：CN109765957A
公开(公告)日：2019-05-17
申请号：CN201910012813.5
申请日：2019-01-07
申请人： 上海奥令科电子科技有限公司
发明人： 王昕宇
IPC分类号： G05F1/56
摘要： 本发明公开了一种低压差线性稳压器，该线性稳压器利用能够反映负载电流大小的感应电压与一基准输入电压比较生成一控制信号，利用该控制信号控制误差放大器的工作方式，从而在大负载电流时实现低压差线性稳压器的过流保护，本发明电路结构简单，能够有效降低输入电压源与输出电压源之间的功率损耗，同时能够降低因功耗所产生的温度上升，给使用者提供更大的便利性。
-
公开(公告)号：CN109274371A
公开(公告)日：2019-01-25
申请号：CN201810981632.9
申请日：2018-08-27
申请人： 上海奥令科电子科技有限公司
IPC分类号： H03M1/12
CPC分类号： H03M1/1245
摘要： 本发明公开提供了一种给出了偏置电路的高速高线性度驱动/缓冲电路，其中偏置电路用于产生合适的偏置电压以使驱动/缓冲电路工作在合适的状态以提高电路的性能，最重要的是本发明中的RC网络电路通过改变电阻R的连接方式，从而改变了现有技术中偏置电路的产生方式，省去了RC网络电路中的电流源，RC网络电路中的六个偏置电压均为静态电压，消除了电流源引入的非线性，本发明进一步提高了驱动/缓冲电路的线性度，为更高性能的电路应用提供了技术支持。
-
公开(公告)号：CN208969535U
公开(公告)日：2019-06-11
申请号：CN201920034512.8
申请日：2019-01-09
申请人： 上海奥令科电子科技有限公司
发明人： 王昕宇
IPC分类号： G05F1/56
摘要： 本实用新型公开了一种带隙基准电路，包括：正反馈回路、负反馈回路和发射极跟随电路；所述正反馈回路包括晶体管M1、运算放大器OP1、晶体管M3和运算放大器OP2；所述负反馈回路包括晶体管M2、运算放大器OP1、晶体管M3和运算放大器OP2；本实用新型采用双运放结构，利用了正反馈和负反馈的集合，同时利用发射极跟随电路确保整个电路处于负反馈中，提高了电路的电源抑制比和稳定性；另外，本实用新型结构简单，减低版图的占用面积，降低了工艺成本，提高了集成度。
-
公开(公告)号：CN209267550U
公开(公告)日：2019-08-16
申请号：CN201920020645.X
申请日：2019-01-07
申请人： 上海奥令科电子科技有限公司
发明人： 王昕宇
摘要： 本实用新型公开一种高精度时钟恢复电路，包括鉴相器、电荷泵、低通滤波器、压控振荡器、和时钟追踪模块，将输入原始时钟与恢复时钟信号的相位差转化为电压信号，同时通过时钟追踪模块调节恢复时钟信号，最后通过反馈系统达到输入时钟信号与恢复时钟信号的频率相同，并且在架构中增加低通滤波电路，滤除高速数据信号本身的干扰和噪声。
-
公开(公告)号：CN208971493U
公开(公告)日：2019-06-11
申请号：CN201920026258.7
申请日：2019-01-07
申请人： 上海奥令科电子科技有限公司
发明人： 王昕宇
摘要： 本实用新型公开一种没有参考时钟输入的数据恢复电路，包括鉴频器、电荷泵、低通滤波器和电流控制振荡器；所述鉴频器有两个输入，一个输入数据信号，另一个输入数据信号恢复的时钟信号；所述电荷泵输入端连接鉴频器的输出端，将频率差转化为电流信号；所述低通滤波器的输入端连接电荷泵的输出端，所述低通滤波器滤除高频噪声；所述电流控制振荡器的输入端连接所述低通滤波器的输出端，将电流信号转化为时钟信号，输出反馈给鉴频器的输入，采用电流控制振荡器代替通用的电压控制振荡器，性能更加稳定，同时，本实用新型结构简单，易于实现。
-
公开(公告)号：CN209267551U
公开(公告)日：2019-08-16
申请号：CN201920020511.8
申请日：2019-01-07
申请人： 上海奥令科电子科技有限公司
发明人： 王昕宇
摘要： 本实用新型公开一种集成电路内部的高精度频率振荡器，包括集成电路内部包括基准电压源、参考电阻、第一开关、第二开关、振荡电容和电压侦测器，基准电压源连接参考电阻的一端，参考电阻的另一端接地，进而获得基准电流；基准电流通过第一开关连接电压侦测器；振荡电容的一端连接电压侦测器，另一端接地；所述电压侦测器同时通过第二开关连接到地；本实用新型通过简单的电压源和电阻获取精准的电流，通过电流对电容充放电的方法获取精准的基准频率，电压源和电阻获取精准电流的方法不受集成电路制成的影响，并且温漂很小。
-
公开(公告)号：CN208969536U
公开(公告)日：2019-06-11
申请号：CN201920035154.2
申请日：2019-01-09
申请人： 上海奥令科电子科技有限公司
发明人： 王昕宇
IPC分类号： G05F1/56
摘要： 本实用新型公开了一种带隙基准源电路，包括：基准电压产生电路、启动电路和中间电压生成电路；基准电压产生电路包括三极管Q1、三极管Q2、三极管Q3、晶体管M3、晶体管M4、晶体管M14和电流镜电路，启动电路与晶体管M3和晶体管M4的栅极相连，中间电压生成电路与基准电压产生电路和启动电路相连。本实用新型中的中间电压生成电路，用于产生一个相对独立于电源电压VDD的中间电压，该带隙基准源电路不仅在低频段具有较高的电源抑制比，在中频段以及高频段同样具有较高的电源抑制比。
-
公开(公告)号：CN209388206U
公开(公告)日：2019-09-13
申请号：CN201920035153.8
申请日：2019-01-09
申请人： 上海奥令科电子科技有限公司
发明人： 王昕宇
IPC分类号： G05F1/56
摘要： 本实用新型公开了一种带隙基准源电路，包括：包括：中间电压生成电路、电流镜电路、正反馈回路和负反馈回路和启动电路；其中晶体管M12、M13、M18构成了中间电压生成电路，用于产生一个相对独立于电源电压VDD的中间电压VREG，该带隙基准源电路不仅在低频段具有较高的电源抑制比，在中频段以及高频段同样具有较高的电源抑制比。
-
-
-
-
-
-
-
-
-
搜索结果
52 条记录 (耗时 0.042 秒)
