-
公开(公告)号:CN107273626A
公开(公告)日:2017-10-20
申请号:CN201710487646.0
申请日:2017-06-23
Applicant: 中国核动力研究设计院
IPC: G06F17/50
Abstract: 本发明公开了一种应用于核电安全级DCS数据处理方法包括:使用SCADE编程套件,按照功能图纸进行软件功能设计;按照功能图纸完成功能图后,使用SCADE套件内置的转换功能将所有功能图转换为可编译的C语言代码;将SCADE生成的代码进行使用C语言头文件和源文件进行变量的二次封装;将二次封装后的C代码与通信接口代码合并编译成为可执行文件;将可执行文件通过下装程序下装到目标板;目标设备上电后启动内部任务调度,调用可执行文件运行接管目标板;通过通信接口收发各个站点数据;通过缓冲区的覆盖和读取实现数据转发功能,实现了在处理核电安全级DCS数据时工作量小,技术门槛低,效率较高的技术效果。
-
公开(公告)号:CN106933542A
公开(公告)日:2017-07-07
申请号:CN201710204547.7
申请日:2017-03-31
Applicant: 中国核动力研究设计院
Abstract: 本发明公开了一种用于核电厂DCS系统的基于FPGA的DMA协处理器包括CPU,CPU通过EMIF总线与DMA协处理器互联,DMA协处理器通过另外两组EMIF总线分别与Flash,SRAM和GPU连接,其中Flash和GPU存储设备共享地址总线和数据总线。CPU对DMA协处理器发出DMA指令,并同时以透传的方式,将上层软件的图形组态数据下装到Flash;将动态数据写入SRAM;在上电初始化后配置GPU的工作参数。DMA协处理器:包括Flash驱动逻辑、SRAM驱动逻辑、GPU驱动逻辑、数据缓存逻辑以及总线切换逻辑,通过EMIF总线切换为CPU提供访问Flash、SRAM或GPU的通道。