-
公开(公告)号：CN117632820A
公开(公告)日：2024-03-01
申请号：CN202410090405.2
申请日：2024-01-22
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种请求处理方法、装置、总线桥、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：响应于接收到由第一总线发送的第一请求，将第一请求存储至预设的保留栈中；将保留栈中的第一请求转换为符合第二总线的第二请求，并将保留栈中的第二请求发送至第二总线；响应于接收到由第二总线发送的响应数据，将响应数据转换为符合第一总线的响应数据，作为目标响应数据，并将目标响应数据存储至保留栈中；将保留栈中的目标响应数据按照第一总线的指定响应顺序发送至第一总线。相比于现有技术中在前一请求的响应数据返回后，再发送下一请求的方法，本发明实施例提供的请求处理方法，提高了请求处理的效率。
-
公开(公告)号：CN116933707B
公开(公告)日：2023-12-22
申请号：CN202311197916.6
申请日：2023-09-15
Applicant: 北京开源芯片研究院
IPC: G06F30/333 , G06F11/36
Abstract: 本申请提供了一种设计电路的测试方法、装置、设备及介质，涉及电路测试技术领域，包括：获取待测试文件及测试用例；测试用例包括电路输入数据，测试用例是通过Lua语言对设计电路的测试任务进行描述所得到的用例；将待测试文件输入测试用例，并基于测试用例中的电路输入数据和测试任务，执行待测试文件，获取针对设计电路的仿真输出结果；根据仿真输出结果获取设计电路的测试结果。基于Lua语言描述的测试用例对待测试文件的设计电路进行测试，提高了设计电路的测试效率。
-
公开(公告)号：CN119883283A
公开(公告)日：2025-04-25
申请号：CN202510350614.0
申请日：2025-03-24
Applicant: 北京开源芯片研究院
IPC: G06F8/41 , G06F11/3668
Abstract: 本发明实施例提供一种代码生成方法、装置、设备及可读存储介质，基于待验证代码对应的目标语法树，确定待验证代码中的待验证模块对应的目标模块节点；在目标模块节点中插入目标延迟队列对应的延迟队列节点，并对目标语法树中与指定信号组相关的节点进行修改；目标延迟队列用于对指定信号组进行随机延迟输出；将修改后的目标语法树转换为包含目标延迟队列的目标代码；目标代码用于进行对待验证模块的接口时序功能验证。通过语法树插桩的方式，便于对待验证模块进行错误注入，降低了错误注入的复杂度以及对验证人员专业技能的要求门槛。同时，无需验证人员逐个编写不同传输延迟对应的测试用例的测试，节省了验证时间，一定程度上提高了验证效率。
-
公开(公告)号：CN118626154B
公开(公告)日：2024-11-01
申请号：CN202411116871.X
申请日：2024-08-14
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种指令处理方法、装置、电子设备及可读存储介质，涉及计算机技术领域，方法包括：获取配置文件；所述配置文件包括用于生成初始指令流的配置信息，所述初始指令流用于对处理器核中预设模块的预设功能进行测试，通过指令序列发生器，基于所述配置文件中的配置信息生成初始指令流，根据预设的数据增强模式，对所述初始指令流进行数据增强处理，得到优化指令流，以根据所述优化指令流对所述预设模块的预设功能进行测试。本申请的指令处理方法，可以对处理器核的多种测试场景进行测试，以实现对处理器核进行全面测试的目的。
-
公开(公告)号：CN118626152B
公开(公告)日：2024-11-01
申请号：CN202411112125.3
申请日：2024-08-14
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供了一种指令流的生成方法、装置、电子设备及存储介质，涉及计算机技术领域。方法包括：在配置文件中配置待生成的第一指令信息；在所述配置文件中配置从所述第一指令信息中待剔除的第二指令信息；在所述配置文件中，将所述第二指令信息的生成权重设置为0；基于所述配置文件，生成包含剔除了所述第二指令信息后的第一指令信息的指令流。本申请在配置文件中，将第二指令信息的生成权重设置为0，则在后续生成指令流的过程中，自动不解析该第二指令信息，实现了第二指令信息包含进配置文件之后，对其进行剔除，生成了剔除了该第二指令信息的指令流，提升了生成指令流灵活性。
-
Patent Agency Ranking
公开(公告)号：CN118626323A
公开(公告)日：2024-09-10
申请号：CN202411112114.5
申请日：2024-08-14
Applicant: 北京开源芯片研究院
IPC: G06F11/22
Abstract: 本申请提供了一种处理器的测试方法、装置、电子设备及计算机可读存储介质，包括：获取配置文件，并确定配置文件中记录的目标指令属性，目标指令属性用于表征需要遍历生成目标指令属性下的所有指令；获取与目标指令属性对应的指令集，以及指令集包括的指令数量，指令集包括目标指令属性关联的所有指令；根据指令集，执行指令数量次循环操作，生成包括目标指令属性下的所有指令的指令序列；通过预设的处理器执行指令序列，获取处理器的测试结果。本申请在执行了指令数量次循环操作后，可以确保生成包括目标指令属性下的所有指令的指令序列，实现了完备性测试对全部指令的覆盖的目的。
-
公开(公告)号：CN118626154A
公开(公告)日：2024-09-10
申请号：CN202411116871.X
申请日：2024-08-14
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种指令处理方法、装置、电子设备及可读存储介质，涉及计算机技术领域，方法包括：获取配置文件；所述配置文件包括用于生成初始指令流的配置信息，所述初始指令流用于对处理器核中预设模块的预设功能进行测试，通过指令序列发生器，基于所述配置文件中的配置信息生成初始指令流，根据预设的数据增强模式，对所述初始指令流进行数据增强处理，得到优化指令流，以根据所述优化指令流对所述预设模块的预设功能进行测试。本申请的指令处理方法，可以对处理器核的多种测试场景进行测试，以实现对处理器核进行全面测试的目的。
-
公开(公告)号：CN118193056A
公开(公告)日：2024-06-14
申请号：CN202410599721.2
申请日：2024-05-15
Applicant: 北京开源芯片研究院
IPC: G06F9/30
Abstract: 本申请提供了一种指令依赖关系的校验方法、装置、电子设备及计算机可读存储介质，包括：获取第一指令的每个第一逻辑寄存器分别与第二指令的每个第二逻辑寄存器之间的关联组合；获取每个关联组合中与第一逻辑寄存器的类型对应的第一编码结果，以及与第二逻辑寄存器的类型对应的第二编码结果；根据第一编码结果、第二编码结果和预设运算方式，计算与关联组合对应的计算结果；在计算结果处于预设数值范围的情况下，调整第一逻辑寄存器与第二逻辑寄存器的依赖概率。本申请实现了一种自动化的运算策略，来准确找到存在不同逻辑寄存器类型的关联组合并进行调整，从而自动、高效且精准的实现了依赖关系的校验，降低了对人力资源的依赖。
-
公开(公告)号：CN117762717A
公开(公告)日：2024-03-26
申请号：CN202410179096.6
申请日：2024-02-18
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种处理器缓存的工作机制的测试方法以及装置，涉及处理器技术领域，包括：首先在预设的虚拟处理器上执行预设应用程序，通过预设脚本获取虚拟处理器中的预设信号，其中，虚拟处理器为根据预设代码生成的用于仿真处理器的程序，预设代码用于描述处理器的工作机制，预设应用程序用于测试处理器的处理器缓存的工作机制，然后通过预设脚本，获取预设信号的统计信息，并根据统计信息，生成处理器缓存的工作机制的实时测试数据，由于在此过程中通过预设脚本获取预设信号的统计信息，无需修改处理器的工作机制的代码，减少了修改代码并进行调试花费的时间，提高了测试效率，解决了在先技术中处理器缓存的工作机制的测试效率低的问题。
-
公开(公告)号：CN117093052B
公开(公告)日：2024-02-02
申请号：CN202311344682.3
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F1/12 , G06F15/163
Abstract: 本申请提供了一种时钟信号传输方法、装置、设备及介质，涉及电子电路技术领域，方法包括：从拓扑结构中，确定出包括所述目标寄存器的目标信号传输链路；拓扑结构由多条信号传输链路组成，信号传输链路由多个不同层级的缓冲器按照层级由高到低的顺序连接得到，缓冲器位于缓冲器所属的处理模块的中心位置，低层级的缓冲器所属的处理模块是由高层级的缓冲器所属的处理模块划分得到的；将时钟信号从目标信号传输链路中最高层级的缓冲器依次传输至所述目标信号传输链路中最低层级的缓冲器，然后传输至所述目标寄存器，实现处理模块的时钟同步。本申请的时钟信号传输方法，具备延迟小、噪声小，可满足处理模块时钟同步要求的优点。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.031 seconds)
