-
公开(公告)号：CN107171297B
公开(公告)日：2019-02-05
申请号：CN201710352502.4
申请日：2017-05-18
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC: H02H7/26
Abstract: 本发明提供了一种基于FPGA的防止继电保护误动作的方法及系统，CPU周期性的向FPGA发送保护启动/出口数据，当FPGA检测到保护启动/出口数据有效时控制启动/出口继电器动作；当FPGA检测到保护出口状态信号无效，而计时未持续设定的时间后再次检测到保护启动/出口状态信号有效，控制启动/出口继电器动作；或者无效时，计时且持续设定的时间后，控制启动/出口继电器不动作。提高了保护启动/出口数据的正确率和继电保护动作的可靠性，且直接通过FPGA发出保护启动、出口信号，不再经出口插件，减少了数据的多层传递，提高了继电保护的速动性、可靠性和正确性；而且对保护数据周期性的判断，逻辑简单，省去了繁琐的信号内容解析，节省FPGA内部资源。
-
公开(公告)号：CN105337914B
公开(公告)日：2018-09-14
申请号：CN201510641933.3
申请日：2015-09-30
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC: H04L25/49
Abstract: 本发明涉及一种基于1B4B编码的异步串行通信接收方法及保护装置，方法包括：预设1B4B编码后数据流与解码采样时同步时钟的相位差；根据1B4B编码后数据流跳变沿与计数器预设时刻的比较结果，调整计数器的步长，最终生成与1B4B编码后数据流具有固定相位差的同步时钟；以上述生成的同步时钟为基准对1B4B编码后数据流进行采样处理得到解码后的数据流；根据1B4B编码前数据流传输速率与生成同步时钟的关系，对生成同步时钟分频得到接收时钟，以接收时钟为基准对解码后的数据流进行采样，实现对解码后数据流的接收存储。本发明的方法解决了光纤异步串行通信中接收端的同步接收及传输过程中的波形失真问题。
-
公开(公告)号：CN106302460A
公开(公告)日：2017-01-04
申请号：CN201610676720.9
申请日：2016-08-16
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
CPC classification number: H04L69/168 , H04L67/12
Abstract: 本发明属于电力工程的继电保护自动化领域，具体涉及过程层点对点SV发送方法和系统。系统包括CPU、FPGA和PHY以太网控制器，CPU通过数据总线和FPGA相连接，所述CPU与FPGA同步；FPGA设计实现多个MAC模块通过对应接口与PHY以太网收发器相连；CPU将采集到的模拟量数据封装成SV报文；SV报文中包括对应的预发送时间戳；FPGA读取SV报文，读取SV报文内容和对应的预发送时间，待系统时间与预发送时间吻合，控制向PHY发送SV报文。通过对SV报文添加预发送时间戳，提高了点对点SV发送的均匀性。
-
公开(公告)号：CN105337914A
公开(公告)日：2016-02-17
申请号：CN201510641933.3
申请日：2015-09-30
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC: H04L25/49
CPC classification number: H04L25/4908
Abstract: 本发明涉及一种基于1B4B编码的异步串行通信接收方法及保护装置，方法包括：预设1B4B编码后数据流与解码采样时同步时钟的相位差；根据1B4B编码后数据流跳变沿与计数器预设时刻的比较结果，调整计数器的步长，最终生成与1B4B编码后数据流具有固定相位差的同步时钟；以上述生成的同步时钟为基准对1B4B编码后数据流进行采样处理得到解码后的数据流；根据1B4B编码前数据流传输速率与生成同步时钟的关系，对生成同步时钟分频得到接收时钟，以接收时钟为基准对解码后的数据流进行采样，实现对解码后数据流的接收存储。本发明的方法解决了光纤异步串行通信中接收端的同步接收及传输过程中的波形失真问题。
-
-
-
Search Results
44
records
(took 0.023 seconds)
