-
公开(公告)号：CN102510273B
公开(公告)日：2014-05-07
申请号：CN201110442668.8
申请日：2011-12-27
Applicant: 中国科学院自动化研究所
IPC: H03H17/02
Abstract: 本发明公开了一种有限脉冲响应FIR滤波器。该FIR滤波器由滤波系数缓冲器、待滤波数据缓冲器、乘法器、累加器、累加寄存器和比较器构成。其中滤波系数缓冲器用来缓冲滤波器中用到的系数，待滤波数据缓冲器用来缓冲待滤波数据，乘法器用来计算单个滤波系数与BS个待滤波数据的乘法结果，累加器用来计算乘法器输出和累加寄存器输出的和，累加寄存器用来存放累加器的结果，比较器的输出用来指示当前累加器的输出是否为滤波输出。本发明FIR滤波器可以达到并行计算的高效率。
-
公开(公告)号：CN103383641A
公开(公告)日：2013-11-06
申请号：CN201310139279.7
申请日：2013-04-19
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种多流水线同步装置，在该装置中，控制状态寄存器传送单元完成流水线之间的控制状态寄存器传送，包括流水线A对流水线B的控制寄存器配置操作，以及流水线A对流水线B的状态寄存器读操作。流水线寄存器传送单元完成流水线A中普通寄存器与流水线B中流水线配置寄存器的寄存器传送，以此流水线B得到其运转所需的寄存器信息。同步逻辑单元负责接收调度指令以及阻塞信息，并根据控制状态寄存器，为流水线A产生停顿信号，为流水线B产生调度使能及传递调度信息。
-
公开(公告)号：CN103235762A
公开(公告)日：2013-08-07
申请号：CN201310138977.5
申请日：2013-04-19
Applicant: 中国科学院自动化研究所
IPC: G06F12/02
CPC classification number: Y02D10/13
Abstract: 本发明公开了一种自索引寄存器文件堆装置，包括寄存器存储体和该寄存器存储体的外围逻辑，所述寄存储存储体配置为自索引区和普通区，所述自索引区的大小、起始寄存器号可以灵活配置，普通区采用常数寄存器号方式进行索引。当对该寄存器文件堆装置发起读写启动信号时，该寄存器文件堆装置自动计算当前所需索引号，读写均在所述自索引区内，当读写到自索引区边界后，下次操作自动转到自索引区起始位置。本发明具有编程的便利性，且能够节省处理器的功耗。
-
公开(公告)号：CN103235716A
公开(公告)日：2013-08-07
申请号：CN201310138912.0
申请日：2013-04-19
Applicant: 中国科学院自动化研究所
IPC: G06F9/38
Abstract: 本发明公开了一种用于检测流水线数据相关装置，该装置包括主流水线逻辑单元，其根据流水线相关控制信号以流水线方式执行指令；译码读寄存器位图产生单元，其用于标示当前指令读寄存器ID号的译码读位图信息；译码写寄存器位图产生单元，其标示当前指令写寄存器ID号的译码写位图信息；功能部件写寄存器位图产生单元，其标示当前指令完成后的写寄存器ID号的功能部件写位图信息；位图处理逻辑单元，其根据上述三种位图信息产生流水线数据相关控制信号。该装置采用硬件位图标识流水线中读、写寄存器号，当相应的寄存器位图同时被标示时则表明存在寄存器数据相关。
-
公开(公告)号：CN102609245A
公开(公告)日：2012-07-25
申请号：CN201110435859.1
申请日：2011-12-22
Applicant: 中国科学院自动化研究所
IPC: G06F9/38
Abstract: 本发明公开了一种异构多核处理器，包括宽数据流运算模块、控制/调用模块和数据交互模块，其中所述宽数据流运算模块运行代数指令，用于完成大块、大面、大线等宽数据流的密集型运算；所述控制/调用模块运行标量指令，用于完成对宽数据流运算部分的顶层参数设置，控制它的运算，同时也完成宽数据流计算部分的非连续二次计算任务；所述数据交互模块用于完成整个异构多核处理器的互连与数据交互。本发明的异构多核处理器基于两级运算架构器，它分离了宽数据流式运算和控制/调用类运算，大大增强了数据流水的完整性，并且保证了高密度计算的连续性和封闭性，降低了运算结点间的通讯消耗，进而大大提高各个运算部件的使用效率。
-
Patent Agency Ranking
公开(公告)号：CN102591796A
公开(公告)日：2012-07-18
申请号：CN201110459917.4
申请日：2011-12-31
Applicant: 中国科学院自动化研究所
IPC: G06F12/06
Abstract: 本发明公开了一种并行位反序装置及方法，其中所述并行位反序装置包括并行位反序单元(314)、蝶形计算与控制单元(309)和存储器(311)，所述蝶形计算与控制单元(309)通过数据总线(310)与所述存储器(311)相连，所述并行位反序单元(314)用于对所述蝶形计算与控制单元(309)所计算的蝶形组数据进行位反序。所述并行位反序单元(314)包括地址反序逻辑(306)，地址反序逻辑(306)与蝶形计算与控制单元(309)相连，用于对来自蝶形计算与控制单元(309)读取地址进行镜像反序和右移操作。
-
公开(公告)号：CN102567258A
公开(公告)日：2012-07-11
申请号：CN201110449966.X
申请日：2011-12-29
Applicant: 中国科学院自动化研究所
IPC: G06F13/28
Abstract: 本发明公开了一种多维DMA传输装置与方法，所述装置包括读Buffer(400)、数据FIFO(401)、写Buffer(402)、读控制器(403)和写控制器(404)。所述读Buffer(400)用于暂存在读操作过程中新读入的数据；所述数据FIFO(401)用于存储暂时积压下来的数据；所述写Buffer(402)用于暂存在写操作过程中将要写出的数据；所述读控制器(403)用于控制读操作过程，发送读请求并对该请求的回复进行处理；所述写控制器(404)用于控制写操作过程，发送写请求并对该请求的回复进行处理。本发明适合于矩阵分割、矩阵重组、矩阵扩展等多种DSP基本操作，将简单的处理过程与复杂处理过程相分离后并行执行，减少了核处理时间。
-
公开(公告)号：CN102567164A
公开(公告)日：2012-07-11
申请号：CN201110439714.9
申请日：2011-12-23
Applicant: 中国科学院自动化研究所
IPC: G06F11/26
Abstract: 本发明公开一种用于处理器的指令集批量测试装置和测试方法，该指令集批量测试装置由测试用例批量管理装置、源文件编译装置、配置文件解析装置和调试装置组成，测试用例批量管理装置分别与配置文件解析装置和源文件编译装置相连接，配置文件解析装置和源文件编译装置连接，又分别与测试用例批量管理装置和调试装置相连接。本发明利用配置文件解析装置生成自动测试脚本，能够自动化地执行大量的测试工作并给出测试结果，使用户免于编写测试脚本的复杂性和手动观察指令行为的不方便性；通过构建测试用例批量管理装置对测试用例库进行有效的组织、管理和维护，使测试执行计划能够快速而准确的制定，使用户高效的完成处理器功能的验证，使测试效果全面而精准。
-
公开(公告)号：CN102541749A
公开(公告)日：2012-07-04
申请号：CN201110459453.7
申请日：2011-12-31
Applicant: 中国科学院自动化研究所
IPC: G06F12/02
Abstract: 本发明公开了一种多粒度并行存储系统，该存储系统包括多个存储器、移位产生器、地址增量查找单元、地址移位器、行地址产生器和多个地址加法器。所述移位产生器用于根据外部输入的地址产生移位值Shift；所述地址增量查找单元用于根据读写粒度产生地址移位器的输入数据；地址移位器用于将输入的数据循环右移Shift个元素后输出到所述地址加法器一个输入端；所述行地址产生器用于根据外部输入的地址产生行地址，输入到每个地址加法器的另一个输入端；所述地址加法器用于将所述两个输入端输入的数据进行无符号相加，得到每个存储器的读写地址，并将其输入到所述多个存储器的地址输入端。本发明提出的存储系统可同时支持不同数据类型的矩阵行列数据并行读取，从而在根本上清除信号处理算法中转置操作的要求，提高信号处理算法执行效率。
-
公开(公告)号：CN101840383B
公开(公告)日：2012-07-04
申请号：CN201010162192.8
申请日：2010-04-28
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种支持连续/离散地址多数据并行访问的可配置存储器，包括：存储阵列，用于储存数据，由存储单元按行和列排列构成，每个存储单元对应一个唯一的行列地址；处理数据输入输出的控制电路，用于处理数据的读出和写入行为；处理读写信号的控制电路，用于产生读写行为需要的控制信号；配置传输方式的控制寄存器，用于设置访问存储器的方式，该方式是连续地址多数据访问或离散地址多数据访问；地址选通电路，用于决定每个存储阵列使用哪组地址总线作为自己的地址线。利用本发明，实现了数据传输方式的多样化，进而满足了处理器对存储器进行高吞吐、高并行的数据访问需求。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.027 seconds)
