-
公开(公告)号：CN111334750B
公开(公告)日：2022-02-01
申请号：CN202010165710.5
申请日：2020-03-11
申请人： 京东方科技集团股份有限公司
摘要： 本发明涉及Micro OLED显示技术领域，公开一种SOI精细掩模版及其制作方法，包括多个掩膜单元，掩膜单元具有承载区和开孔区，承载区围绕开孔区；掩膜单元包括：硅基底层，硅基底层与开孔区对应的部位开设有第一通孔；填充于硅基底层的填充层；氧化硅绝缘层，氧化硅绝缘层与开孔区对应的部位开设有第二通孔，第二通孔靠近氧化硅绝缘层的开口在硅基底层的正投影覆盖第一通孔靠近氧化硅绝缘层的开口在硅基底层的正投影；硅器件层，硅器件层上与开孔区对应的部位开设有多个第三通孔，第三通孔的尺寸小于第二通孔的尺寸。该掩模版整体应力小、变形量小，有效避免了蒸镀过程中因掩模版与基板贴合不紧密导致的阴影效应。
-
公开(公告)号：CN113594189A
公开(公告)日：2021-11-02
申请号：CN202110866256.0
申请日：2021-07-29
申请人： 京东方科技集团股份有限公司
IPC分类号： H01L27/144 , H01L31/0224
摘要： 本申请实施例提供了一种光电子集成基板及其制备方法、光电子设备。在本申请实施例提供的光电子集成基板中，光电二极管的第二电极在衬底的正投影区域，与第一电极在衬底的正投影区域不重叠。即在垂直于衬底的方向上，第一电极和第二电极不正对，从而能够延长载流子从第一电极到第二电极的传输距离，能够减小光电二极管中形成的结电容，能够提高光电二极管的响应频率。而且，由于第一电极和第二电极不正对，使得半导体层的厚度能够减小，从而能够降低光电二极管的厚度，从而能够在确保光电二极管对波长较短的信号光吸收的基础上，能够减少对环境中波长较长的光的吸收，从而增强光电二极管的光谱选择性，有利于降低误码率。
-
公开(公告)号：CN110504294B
公开(公告)日：2021-10-22
申请号：CN201910817741.1
申请日：2019-08-30
申请人： 京东方科技集团股份有限公司
摘要： 本公开关于一种显示装置、可拉伸显示面板及其制造方法，涉及显示技术领域。该可拉伸显示面板包括柔性衬底和柔性衬底上的多个像素岛和岛间连线，岛间连线连接相邻的像素岛；岛间连线包括：第一外保护层，设于柔性衬底上；第一内保护层，设于第一外保护层背离柔性衬底的表面，第一内保护层为弹性疏水材质；导电层，设于第一内保护层背离柔性衬底的表面的局部；第二内保护层，覆盖导电层和第一内保护层，且第二内保护层为弹性疏水材质；第二外保护层，设于第二内保护层背离柔性衬底的表面；封装层，覆盖第二外保护层；第一内保护层和第二内保护层的杨氏模量均低于第一外保护层和第二外保护层，第一外保护层和第二外保护层的杨氏模量均低于封装层。
-
公开(公告)号：CN109468588B
公开(公告)日：2021-01-26
申请号：CN201910008043.7
申请日：2019-01-04
申请人： 京东方科技集团股份有限公司
摘要： 本发明公开了一种掩膜板的制备方法、掩膜板，所述方法包括：控制掩膜板本体和/或框架的温度达到初始温度，将掩膜板本体与框架组装在一起；控制掩膜板本体和框架的温度分别达到最终温度，并通过掩膜板本体和/或框架温度的变化，使框架对掩膜板本体产生预定的拉伸量；使掩膜板制作过程中不需要拉伸及位置精度调整的复杂工艺，简单高效。
-
公开(公告)号：CN108251796B
公开(公告)日：2020-11-27
申请号：CN201810099588.9
申请日：2018-01-31
申请人： 京东方科技集团股份有限公司
摘要： 本发明实施例提供一种精细金属掩膜板及其制备方法、掩膜集成框架，涉及掩膜蒸镀技术领域，能够解决现有的掩膜板在掩膜蒸镀工艺中，掩膜板上产生的褶皱使形成膜层的图案边缘出现偏差的问题。在精细金属掩膜板上设置有掩膜图案区域，精细金属掩膜板还包含沿掩膜图案区域的至少一侧边缘、且与该边缘相接的保护区域，保护区域的厚度小于掩膜图案区域的厚度。
-
公开(公告)号：CN109427640B
公开(公告)日：2020-08-04
申请号：CN201710725276.X
申请日：2017-08-22
申请人： 京东方科技集团股份有限公司
发明人： 朱海彬
IPC分类号： H01L21/683
摘要： 本发明涉及一种吸附装置，包括：载台，所述载台包括至少2个吸附区域，每个吸附区域包括至少一个吸附通道，其中，所述吸附装置还包括与所述吸附区域对应的控制结构，所述控制结构用于控制所述吸附通道关闭和打开。本发明还涉及一种吸附方法。本发明的有益效果是：根据载台上的吸附区域是否被待吸附产品覆盖而控制相应的吸附通道的打开或关闭，使得待吸附产品紧密吸附于载台上，提高产品良率。
-
公开(公告)号：CN111334750A
公开(公告)日：2020-06-26
申请号：CN202010165710.5
申请日：2020-03-11
申请人： 京东方科技集团股份有限公司
摘要： 本发明涉及Micro OLED显示技术领域，公开一种SOI精细掩模版及其制作方法，包括多个掩膜单元，掩膜单元具有承载区和开孔区，承载区围绕开孔区；掩膜单元包括：硅基底层，硅基底层与开孔区对应的部位开设有第一通孔；填充于硅基底层的填充层；氧化硅绝缘层，氧化硅绝缘层与开孔区对应的部位开设有第二通孔，第二通孔靠近氧化硅绝缘层的开口在硅基底层的正投影覆盖第一通孔靠近氧化硅绝缘层的开口在硅基底层的正投影；硅器件层，硅器件层上与开孔区对应的部位开设有多个第三通孔，第三通孔的尺寸小于第二通孔的尺寸。该掩模版整体应力小、变形量小，有效避免了蒸镀过程中因掩模版与基板贴合不紧密导致的阴影效应。
-
公开(公告)号：CN108359935B
公开(公告)日：2020-04-17
申请号：CN201810494599.7
申请日：2018-05-22
申请人： 京东方科技集团股份有限公司
摘要： 本发明实施例提供一种掩膜板及其制作方法、蒸镀方法。该掩膜板包括：掩膜板本体，采用能够被磁体吸附的金属材料制成；所述掩膜板本体的第一表面包括设置有多个开孔的开孔设置区域，且在第一表面上，所述掩膜板本体的边缘与开孔设置区域之间设置有第一凹槽；磁隔离层，采用不能够被磁体吸附的材料制成，磁隔离层设置在所述掩膜板本体的边缘与所述开孔设置区域之间，且至少部分填充在所述第一凹槽中。本发明通过在掩膜板本体的边缘处设置凹槽，且凹槽内填充磁隔离层，相较于现有技术，能够减小边缘处的磁性吸附力，中间开孔区域的褶皱能够顺利向边缘扩展，避免产生褶皱堆积，从而达到避免掩膜板褶皱的问题。
-
公开(公告)号：CN107675127B
公开(公告)日：2019-08-30
申请号：CN201710911168.1
申请日：2017-09-29
申请人： 京东方科技集团股份有限公司
摘要： 本发明提出了掩膜板及其制作方法，该掩膜板包括：掩膜板框架，该掩膜板框架为四边形，且掩膜板框架的四个角都设置有对位圆孔。本发明所提出的掩膜板，其掩膜板框架的变形量最小的四个角上都设置有对位圆孔，所以在制作掩膜板的过程中，以这四个对位圆孔建立的坐标系的位置偏差更小，如此，在该坐标系基础上焊接的遮挡条和支撑条等结构的位置准确率更高，从而可使掩膜板的制作精度和良品率都获得提高，进而有利于后续以该掩膜板蒸镀制作的阵列基板的制作精度和良品率都更高。
-
公开(公告)号：CN110029307A
公开(公告)日：2019-07-19
申请号：CN201910337072.8
申请日：2019-04-25
申请人： 京东方科技集团股份有限公司
摘要： 本申请涉及有机发光二极管领域，公开了一种蒸镀掩膜板，包括掩膜板框架本体和多个金属掩膜条，其中，掩膜板框架本体包括：边框；设置于边框内、用以将边框内部空间分割成与金属掩膜条对应的蒸镀开口的支撑条，其中，支撑条的至少一部分具有凸起部，凸起部的顶部具有用于与玻璃基板吸附贴合的贴合面，支撑条具有用于与金属掩膜条搭接的支撑面；贴合面与支撑面之间的高度差大于金属掩膜条的厚度。本申请公开的蒸镀掩膜板，当凸起部与玻璃基板吸附贴合时，玻璃基板和支撑面之间形成了间隙，保证金属掩膜条能够更好地伸展铺平，可有效地消除因为支撑条挤压而带来的褶皱富集现象，从而有效地减小了蒸镀的混色不良，达到了提高蒸镀良率的目的。
-
-
-
-
-
-
-
-
-
搜索结果
68 条记录 (耗时 0.048 秒)
