超结器件的制造方法
    57.
    发明公开

    公开(公告)号:CN114512406A

    公开(公告)日:2022-05-17

    申请号:CN202210411907.1

    申请日:2022-04-19

    IPC分类号: H01L21/336 H01L29/06

    摘要: 本发明实施例提供一种超结器件的制造方法,属于芯片技术领域。所述超结器件的制造方法包括:在半导体衬底上,采用多次外延生长技术,分层制作第一导电类外延层;以及在每层第一导电类外延层上,制作并填充第二导电类型区,形成第一导电类型区与所述第二导电类型区交替排列的结构。把多次外延和深沟槽单次外延填充两种工艺相结合制作超结器件,在器件结构上对比多次外延工艺能够获得浓度分布均匀的P柱,对比深沟槽单次外延填充工艺能够获得较好的沟槽深度均一性及避免了P柱空洞;在器件性能上对比两种工艺能够获得更符合设计要求的击穿电压同时又能保证击穿电压有良好的均一性。

    芯片EMC抗扰度自动测试方法及系统

    公开(公告)号:CN114397562A

    公开(公告)日:2022-04-26

    申请号:CN202210296257.0

    申请日:2022-03-24

    IPC分类号: G01R31/28

    摘要: 本发明实施例提供一种芯片EMC抗扰度自动测试方法及系统,属于芯片测试技术领域。所述方法包括:获取待测芯片参数信息;基于所述待测芯片参数信息确定芯片的初始测试参数;基于对应的测试参数,进行芯片多轮测试,直到触发预设截止规则,停止芯片测试,输出测试结果;其中,每一轮测试的测试参数为经预设修调规则调整后的测试参数;其中,所述预设截止规则在最新一轮测试的测试结果为不通过的情况下触发。本发明方案不但实现了芯片电磁兼容测试的自动化,还提高了测试方法的智能性,提高了芯片电磁兼容测试的效率。