降低OFDM系统峰均比的方法和装置、信号发送端与接收端

    公开(公告)号:CN112637098A

    公开(公告)日:2021-04-09

    申请号:CN202011342929.4

    申请日:2020-11-25

    IPC分类号: H04L27/26

    摘要: 本发明提供一种用于降低OFDM系统峰均比的方法和装置、信号发送端与接收端,属于通信技术领域。所述方法包括:将频域信号进行分组,对分组后的每组信号进行相位旋转以获得组频域信号,或者对频域信号进行相位旋转,对相位旋转后的信号进行分组以获得组频域信号;对组频域信号进行变换以获得组时域信号;遍历加权系数集合中的加权因子组以确定每个加权因子组对应的组时域信号的峰均比;根据每个加权因子组对应的组时域信号的峰均比选定最优加权因子组;并根据最优加权因子组对组时域信号进行合并以得到待发送信号,其中,加权系数集合中的加权因子为实数。上述方案的加权因子为实数,通过比特翻转叠加实现加权过程,搜索加权因子空间小且易于实现。

    宽量程温度计算方法、系统、温度传感器及温度测量方法

    公开(公告)号:CN112393814A

    公开(公告)日:2021-02-23

    申请号:CN202011163172.2

    申请日:2020-10-27

    IPC分类号: G01K7/01 G01K15/00

    摘要: 本发明提供一种宽量程温度计算方法、系统、温度传感器及温度测量方法,属于传感器及温度测量补偿计算领域。所述宽量程温度计算方法包括:获取偏置电流为第一偏置电流I1时晶体管产生的与温度相关的第一电压VBE_1;将所述第一电压VBE_1与温度界限值对应的电压阈值VBE_g进行比较:若VBE_1≥VBE_g,则获取偏置电流为第二偏置电流I2时晶体管产生的与温度相关的第二电压VBE_2;计算第一电压VBE_1与第二电压VBE_2的差值ΔVBE,根据ΔVBE计算温度值;若VBE_1<VBE_g,则获取偏置电流为第三偏置电流I3时晶体管产生的与温度相关的第三电压VBE_3;根据第三电压VBE_3和温度补偿公式计算温度值。在超出温度界限时采用温度补偿公式计算温度值,实现非线性补偿,得到较为准确的温度值。

    线性调频通信系统及其信道估计方法和装置、存储介质

    公开(公告)号:CN112260974A

    公开(公告)日:2021-01-22

    申请号:CN202010941423.9

    申请日:2020-09-09

    IPC分类号: H04L27/26

    摘要: 本发明公开了一种线性调频通信系统及其信道估计方法和装置、存储介质,其中方法包括以下步骤:分别采用匹配滤波信道估计方式和FFT信道估计方式对每个导频符号进行信道估计以获得匹配滤波信道估计值和FFT信道估计值;根据当前导频符号的信道估计值提前解调下一个导频符号的前后数据符号以获得所述下一个导频符号的前后数据符号的内容,并估计信道估计的时延扩展;根据所述下一个导频符号的前后数据符号的内容和所述时延扩展,从所述匹配滤波信道估计值和FFT信道估计值中选择所述下一个导频符号的信道估计值,以获得每个导频符号的信道估计值。由此,能够有效提高信道估计性能以及线性调频信号的解调性能。

    用于芯片间数据帧协议处理的帧打包器、方法及计量芯片

    公开(公告)号:CN112134904A

    公开(公告)日:2020-12-25

    申请号:CN202011301398.4

    申请日:2020-11-19

    IPC分类号: H04L29/06

    摘要: 本发明提供一种用于芯片间数据帧协议处理的帧打包器、方法及计量芯片。所述帧打包器包括:帧设置模块,用于设置数据帧的起始符、结束符、长度符、序号符和命令符的值并传输到第一数据选择器;缓存器,用于缓存DMA从计量芯片的计量值寄存器中搬运的计量值;状态机,用于根据设定的数据帧格式进行状态转移,控制第一数据选择器获取并输出对应的数据;第一数据选择器,用于根据状态机的当前状态获取并输出对应的数据,生成数据帧;校验模块,用于根据第一数据选择器输出的命令符、长度符、序号符和数据域的数据生成校验值并传输到第一数据选择器;总线协议处理模块,用于将生成的数据帧转换为符合通信外设总线协议的数据帧并传输到通信外设。

    分频电路
    60.
    发明授权

    公开(公告)号:CN110750129B

    公开(公告)日:2020-12-11

    申请号:CN201910964645.X

    申请日:2019-10-11

    IPC分类号: G06F1/06 H03K23/66

    摘要: 本发明公开了一种分频电路,包括第一分频器以及第二分频器;第一分频器包括:第一累加器,在接收的时钟信号的每个上升沿来临时计数值加1,且在第一反馈信号的控制下清除第一累加器的计数值;第一比较器,比较第一累加器的计数值和第一分频信号,第一反馈信号为第一比较器的输出信号;第一异或门;第一触发器,第一触发器的输出为第二反馈信号,第一触发器的输出为第一分频器的输出信号div0_clock;第二分频器包括:第二累加器;第二比较器;第二异或门;第二触发器,输出为第二分频器的输出信号div1_clock;其中,div0_clock与div1_clock为相同时钟相位的信号。本发明提供的分频电路可以确保分频时钟先高周期后低周期,以避免不同分频比造成的时钟相位不一致的问题。