掺杂浓度文件生成方法、装置和电子设备

    公开(公告)号:CN118627291A

    公开(公告)日:2024-09-10

    申请号:CN202410747506.2

    申请日:2024-06-11

    IPC分类号: G06F30/20

    摘要: 本发明提供一种掺杂浓度文件生成方法、装置和电子设备,属于计算机技术领域。方法包括:获取新拓扑结构网格中的所有节点坐标;基于原拓扑结构网格中所有图形网格内的指定点坐标构建KD树;基于所述KD树搜索出所述新拓扑结构网格中的每个节点坐标在所述原拓扑结构网格对应的目标图形网格;基于每个所述目标图形网格的节点掺杂浓度对新拓扑结构网格中的每个节点坐标进行插值,得到新拓扑结构网格中的所有节点坐标的掺杂浓度,以形成新掺杂浓度文件。相比现有技术采用顺序遍历原有拓扑结构的三角形网格方式,过程效率低、耗时长。本发明采用KD树的方式建立原有图形网格的快速搜索,实现新拓扑结构网格的节点在原有拓扑结构网格上的快速定位。

    图形用户界面程序的自动测试方法、装置和电子设备

    公开(公告)号:CN118626374A

    公开(公告)日:2024-09-10

    申请号:CN202410745770.2

    申请日:2024-06-11

    IPC分类号: G06F11/36

    摘要: 本发明提供一种图形用户界面程序的自动测试方法、装置和电子设备,属于计算机技术领域。其中方法包括:获取图形用户界面程序的测试用例中操作的控件坐标信息;基于测试用例中操作的控件坐标信息,编写自动化测试脚本;运行自动化测试脚本;重复执行以下步骤,直至所有测试任务测试结束:间隔预设时间周期获取图形用户界面的截图,以及提取截图中的多个测试任务的字符和每个测试任务对应的颜色状态;基于截图、多个测试任务的字符和每个测试任务的颜色状态,生成测试用例状态报告;基于测试用例状态报告确定所有测试任务的测试进程。本发明用以解决图形用户界面程序的测试过程中耗费大量的人力成本和时间成本的问题。

    横向双扩散场效应晶体管、制作方法、芯片及电路

    公开(公告)号:CN118610265A

    公开(公告)日:2024-09-06

    申请号:CN202411082426.6

    申请日:2024-08-08

    摘要: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路,涉及半导体领域。晶体管包括:衬底,由下至上依次包括:第一衬底层、第一氧化层、重掺杂硅层及突出于重掺杂硅层的第二衬底层和第二氧化层;第二氧化层包括栅氧化层和场板氧化层,场板氧化层厚度大于栅氧化层厚度;重掺杂多晶硅层和第三氧化层形成于未被第二氧化层和第二衬底层覆盖的重掺杂硅层上;重掺杂多晶硅层、第三氧化层、形成于体区及部分漂移区底部的第二氧化层和重掺杂多晶硅层、体区及部分漂移区底部的重掺杂硅层作为第二栅极,剩余的重掺杂硅层和第二氧化层作为第二场板。本发明能够增加载流子流通通道,增大晶体管的工作电流。

    芯片级电磁干扰传导注入测试方法及装置

    公开(公告)号:CN116930670B

    公开(公告)日:2023-12-05

    申请号:CN202311205204.4

    申请日:2023-09-19

    IPC分类号: G01R31/00

    摘要: 本申请提供一种芯片级电磁干扰传导注入测试方法及装置,属于芯片电磁抗扰度测试技术领域。所述芯片级电磁干扰传导注入测试方法包括:构建测试装置;根据当前被测芯片标定测试装置不同参数对应的注入能量及波形特征;将当前被测芯片连接到测试装置上;采用测试装置注入电磁干扰到当前被测芯片;记录当前被测芯片的不同注入能量及波形特征以及对应的芯片状态。通过上述技术手段,在对被测芯片进行测试前标定被测芯片在测试装置采用不同参数时注入的能量及波形特征,然后将被测芯片连接到测试装置上进行测试,最后记录被测芯片状态及对应的注入能量及波形特征,为研究干扰注入能量及波形特征对芯片失效的影响提供数据基础,该方法适用范围广。

    电容隔离器及其制备方法
    58.
    发明公开

    公开(公告)号:CN118315291A

    公开(公告)日:2024-07-09

    申请号:CN202410706029.5

    申请日:2024-06-03

    摘要: 本发明提供一种电容隔离器及其制备方法,属于半导体制造技术领域。该电容隔离器制备方法包括:分别制备隔离电容芯片、发射机芯片和接收机芯片,发射机芯片和/或接收机芯片设置有硅通孔;将发射机芯片和接收机芯片分别与隔离电容芯片进行键合,得到电容隔离器。使电容器的耐压性能不再受制于集成电路后端金属互联层的厚度,提高了电容器耐压,可以避免在金属间绝缘层的沉积过程中对硅衬底产生较大的机械应力,降低了衬底弯曲或碎裂和器件失效的风险,从而提高了器件的可靠性。通过将传统的二维集成电路转变为三维集成电路,提高芯片面积率用率,提供了更优的电路连接,降低应力引发器件失效的风险,提高器件可靠性。

    晶体管器件缺陷分析方法及系统

    公开(公告)号:CN118011175B

    公开(公告)日:2024-06-28

    申请号:CN202410420863.8

    申请日:2024-04-09

    IPC分类号: G01R31/26

    摘要: 本发明提供一种晶体管器件缺陷分析方法及系统,涉及半导体器件检测领域。分析方法包括:搭建缺陷检测平台,并检测缺陷检测样品的初始瞬态电容;其中,缺陷检测样品包括在衬底上形成的多个晶体管器件,晶体管器件具有金属/氧化物/半导体层叠结构,每一晶体管器件的栅极通过梳状导电结构连接至第一引脚,缺陷检测样品的衬底连接至第二引脚;搭建电磁干扰平台,并对缺陷检测样品进行电磁干扰;检测损伤瞬态电容;基于初始瞬态电容确定初始缺陷能级和初始缺陷浓度,基于损伤瞬态电容确定损伤缺陷能级和损伤缺陷浓度;确定缺陷检测样品的电磁损伤程度。通过本发明提供的分析方法,能够探测晶体管器件的微观缺陷,准确测量晶体管器件的缺陷能级。