-
公开(公告)号：CN104576508B
公开(公告)日：2017-09-22
申请号：CN201310504882.0
申请日：2013-10-23
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768
摘要： 一种硅通孔的形成方法，包括：提供半导体衬底；在所述半导体衬底中形成环形通孔，所述环形通孔内部的半导体衬底呈孤立的半导体柱；在所述环形通孔的侧壁及底部形成扩散阻挡层；在所述环形通孔中填充满导电层；去除全部所述半导体柱或去除所述半导体柱至剩余部分厚度，直至形成深宽比大于或者等于20的开口；密封所述开口形成空气隙。所述方法通过先形成环形通孔，再用导电层填充满环形通孔，然后去除环形通孔内部围成的半导体柱形成开口，之后密封开口形成空气隙，所述空气隙为导电层的塑性形变提供较大的变形空间，有利于导电层和绝缘层中应力的释放，降低硅通孔发生分层和开裂现象的可能性，提高硅通孔的可靠性。
-
公开(公告)号：CN106158735A
公开(公告)日：2016-11-23
申请号：CN201510198772.5
申请日：2015-04-21
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768 , H01L23/48
CPC分类号： H01L21/76898 , H01L21/76841 , H01L23/481
摘要： 本发明提供一种半导体器件的制作方法，其包括：提供半导体衬底，在所述半导体衬底上形成用于形成硅通孔的凹槽；形成覆盖所述凹槽侧壁和底部用于吸收膨胀应力的保护层；在所述保护层上形成至少一层过渡层；用金属铜填充所述凹槽，其中，所述过渡层采用金属材料，且所述过渡层的热膨胀系数小于铜的热膨胀系数。本发明提出的半导体器件的制作方法，在形成硅通孔时在硅和铜之间加入热膨胀系数较小的金属材料来形成Si/Cu之间的过渡层来减小两种材料之间的热不匹配性，经过过渡层到金属铜层，材料的热膨胀系数逐渐增大，从而可有效降低各层材料之间的热不匹配性，进而避免出现分层或铜层凸起问题。
-
公开(公告)号：CN105990133A
公开(公告)日：2016-10-05
申请号：CN201510095194.2
申请日：2015-03-03
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/324
CPC分类号： H01L21/324
摘要： 本发明提供了一种防止高温工艺制程中掺杂晶圆掺杂物扩散的方法，先在掺杂晶圆上覆盖一层氧化层，然后进行快速热处理，使得掺杂晶圆中的部分掺杂物扩散至氧化层中，之后去除氧化层再进行高温工艺制程，从而避免在高温工艺制程中掺杂晶圆中的掺杂物扩散至炉管中污染其余的晶圆，避免了晶圆相互污染的问题，提升了高温制程工艺的效率，并且避免了在有掺杂物的高温工艺制程批次之后进行多次挡控片的高温工艺制程，增加了炉管的正常运行时间，降低了生产成本；同时，进行快速热处理也起到了活化掺杂晶圆中掺杂物的作用。
-
公开(公告)号：CN105989929A
公开(公告)日：2016-10-05
申请号：CN201510090151.5
申请日：2015-02-27
申请人： 中芯国际集成电路制造(上海)有限公司
摘要： 本发明提供一种导电薄膜的制作方法，用于形成厚度大于的含金导电膜，该制作方法包括下述步骤：S1：提供基底，在所述基底上形成粘合层；S2：在所述粘合层上通过物理气相沉积形成一定厚度的金薄膜层；S3：在所述金薄膜层上形成隔离层；重复所述步骤S2和步骤S3以交替形成金薄膜层和隔离层，进而得到期望厚度的导电薄膜，其中，在通过物理气相沉积形成一定厚度的金薄膜层时，通过控制物理气相沉积的工艺参数来使所述金薄膜层获得所需要的应力。本发明提出的导电薄膜的制作方法可形成符合厚度和应力要求的Cr/Au薄膜。
-
公开(公告)号：CN105826164A
公开(公告)日：2016-08-03
申请号：CN201510007145.9
申请日：2015-01-07
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/02 , H01L21/336
摘要： 本发明提出了一种通孔的清洗方法及半导体器件的制备方法，在干法刻蚀形成后层通孔之后，为了去除干法刻蚀引入的电荷，先采用紫外线对后层通孔进行照射处理，中和去除大约三分之一至三分之二的电荷，再采用二氧化碳和碱性溶液的混合溶液对后层通孔中进行降电势差处理，从而在后续进行正常湿法去除工艺中，能够减少前层通孔连线的电势差，很大程度上减小电解反应对前层通孔连线造成的腐蚀，确保形成后层通孔后前层通孔连线依旧性能良好，进而能够保证半导体器件的性能。
-
公开(公告)号：CN105336672A
公开(公告)日：2016-02-17
申请号：CN201410355795.8
申请日：2014-07-24
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768 , H01L23/48
摘要： 一种半导体结构及其形成方法，形成方法包括：提供衬底，衬底具有相对的第一表面和第二表面；在衬底内形成第一插塞，第一插塞具有第一端和第二端，第一插塞的第一端与衬底的第一表面齐平，第一插塞的第二端位于衬底内，第一插塞的长度为第一尺寸；在形成第一插塞之后，对衬底的第二表面进行减薄，直至衬底的厚度为第二尺寸，第二尺寸大于第一尺寸；在对衬底的第二表面进行减薄之后，在衬底内形成第二插塞，第二插塞位于第一插塞的第二端表面，且第二插塞的顶部与衬底的第二表面齐平，第一插塞和第二插塞形成导电插塞，导电插塞贯穿衬底。所形成的半导体结构的可靠性和稳定性。
-
公开(公告)号：CN105336603A
公开(公告)日：2016-02-17
申请号：CN201410362684.X
申请日：2014-07-28
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/316 , H01L21/768
摘要： 本发明公开一种复合氧化膜结构。根据本发明的一个方面，提出一种复合氧化膜结构的制造方法，包括：在半导体基片上沉积第一氧化膜；在所述第一氧化膜中形成空腔结构；在所述空腔结构中填充预填充材料；在所述第一氧化膜上沉积第二氧化膜；在所述第二氧化膜中、所述空腔结构上方位置处刻蚀出孔；去除所述预填充材料；以及继续沉积所述第二氧化膜，使沉积材料封闭所述孔。根据本发明的另一个方面，提出一种复合氧化膜结构的制造方法，包括：在半导体基片上依次沉积两个或更多个复合子层，其中每个复合子层包括第一氧化膜以及沉积在第一氧化膜上的第二氧化膜，其中所述第一氧化膜的材料应力和所述第二氧化膜的材料应力方向相反。
-
公开(公告)号：CN104465563A
公开(公告)日：2015-03-25
申请号：CN201310438705.7
申请日：2013-09-23
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L23/48 , H01L21/768
摘要： 本发明揭示了一种硅通孔的填充方法，所述硅通孔的填充方法包括：提供半导体基底，所述半导体基底上具有硅通孔，所述半导体基底上覆盖有一金属层，所述金属层填充所述硅通孔；对所述金属层进行第一抛光；对所述金属层进行第二抛光，以形成铜导线层，其中，所述第二抛光的底下压力小于所述第一抛光的底下压力。本发明的硅通孔的填充方法，分步对所述金属层进行抛光，并减小所述第二抛光的底下压力，可以减小对铜的研磨率，从而可以减少或消除硅通孔中的凹痕缺陷，从而提高器件的电学性能。
-
公开(公告)号：CN104422824A
公开(公告)日：2015-03-18
申请号：CN201310398839.0
申请日：2013-09-05
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： G01R27/14
摘要： 本发明提供一种金属薄膜电阻率的测量方法，所述测量方法包括步骤：提供表面形成有金属薄膜的半导体衬底，制作有机保护膜；提供测量机台，所述测量机台上的探针以第一速度向有机保护膜运动；所述探针接触有机保护膜后以第二速度在有机保护膜中运动，其中，所述第二速度小于第一速度；所述探针运动至金属薄膜表面，停止运动，读取电压和电流值，从而计算出金属薄膜的电阻率。本发明在金属薄膜的表面制作一层有机保护膜，先以第一速度将探针快速下降至有机保护膜表面，之后探针以第二速度扎破有机保护膜并缓慢下降至金属薄膜表面，采用两种不同的探针速度，极大地减少了金属薄膜被扎破的几率，提高产品测试成功率，缩短测量周期。
-
公开(公告)号：CN104347482A
公开(公告)日：2015-02-11
申请号：CN201310335576.9
申请日：2013-08-02
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768 , H01L23/48
CPC分类号： H01L21/76897 , H01L23/481
摘要： 本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底中形成硅通孔；在所述硅通孔的侧壁和底部形成铜导电层，部分填充所述硅通孔；形成应力吸收层，覆盖所述铜导电层的同时，位于所述硅通孔底部的铜导电层上的应力吸收层的顶部低于所述硅通孔的顶部；形成铜帽层，覆盖所述应力吸收层的同时完全填充所述硅通孔；执行化学机械研磨直至露出硅通孔的顶部。根据本发明，在硅通孔中填充应力吸收层，可以明显减小衬垫层、阻挡层、铜种子层和铜导电层之间界面处的内部应力，避免分层现象的出现，同时，形成铜导电层和铜帽层的工艺不同，造成二者的晶像组成并不完全相同，应力吸收层可以作为一种粘合剂，将二者更好地连接起来。
-
-
-
-
-
-
-
-
-
搜索结果
131 条记录 (耗时 0.071 秒)