-
公开(公告)号:CN103825833B
公开(公告)日:2017-04-05
申请号:CN201410090412.9
申请日:2014-03-12
Applicant: 北京工业大学
IPC: H04L12/801 , H04L12/24
Abstract: 本发明涉及一种基于数据包偏转统计的网络流量控制方法,包括:添加集中式网络拥塞控制器及网络路由部件,统计片上网络流量数据及网络状态,集中控制器收集路由统计数据信息,进行拥塞判断及拥塞源判断,进行网络拥塞控制。现有的网络拥塞控制方法一般采用“黑盒子”方式,不清楚网络中的具体偏转情,当网络发生拥塞时限制注入率高的所有节点,那些注入率高的非拥塞节点同样受到限制;而本发明通过判断每个路由的具体拥塞情况确定拥塞节点,从而进行有效的放矢的网络拥塞控制。与现有技术相比,本发明能更好地确定网络中具体的网络拥塞源,在降低网络平均延迟和网络拥塞程度方面相对提高5%~10%左右。
-
公开(公告)号:CN103746913B
公开(公告)日:2016-09-14
申请号:CN201410014217.8
申请日:2014-01-13
Applicant: 北京工业大学
IPC: H04L12/721 , H04L12/28 , H04L12/931
Abstract: 本发明涉及一种基于无缓冲区路由器架构的片上网络拓扑结构的构建方法,在现有的集中式网状拓扑结构的基础上,将每个路由器与其沿横向和纵向相邻的路由器通过双向数据通道连接在一起;将每行及每列的所有路由器通过双向总线连接在一起,构成冗余的集中式网状‑总线结构。对于单个行或列上的多个路由器来说,既可以通过网状线一步一步地传输数据,也可以通过总线直接到达目的地。使数据包在传输过程中因路径选择发生冲突的情况下,其中一个数据包可以选择总线传输,另外一个可以选择网状线传输,二者均未偏离最优线路,降低了数据包偏转到其它的行或列的概率,减少了对其它数据包传输的影响,从而降低了整个片上网络的平均延迟及能耗。
-
公开(公告)号:CN105068940A
公开(公告)日:2015-11-18
申请号:CN201510450737.8
申请日:2015-07-28
Applicant: 北京工业大学
IPC: G06F12/08
CPC classification number: Y02D10/13
Abstract: 一种基于Bank划分的自适应页策略确定方法,首先进行Bank划分,使不同核的访存请求映射到不同的Bank,隔离多个核的访存请求,彻底消除了多个核访存请求的相互干扰,最大程度的保留了每一个核的访存请求的特点。在Bank划分的基础上,根据每一个Bank接收的访存请求的特点动态地分配最优的页策略。从而达到降低内存功耗,提升系统性能的目的。因为每一个Bank接收的访存请求的特点不一样,开放页策略和关闭页策略也都有各自的特点,根据每一个Bank接收的访存请求的特点,为该Bank分配最佳的页策略。通过本方法可显著提高Bank的使用率,进而在降低DRAM功耗的基础上,达到提高系统性能的目的。
-
公开(公告)号:CN104539534A
公开(公告)日:2015-04-22
申请号:CN201510002074.3
申请日:2015-01-03
Applicant: 北京工业大学
IPC: H04L12/721 , H04L12/801 , H04L12/861
CPC classification number: Y02D50/30
Abstract: 本发明涉及一种面向应用的异构片上网络的构建方法。异构网络作为一种相对灵活的片上网络结构,受到越来越多的关注。目前的异构片上网络通过设置两套固定的片上网络,分别实现对两类应用的优化配置,在应用进入网络前决定要进入的网络,一旦确定不能更改。缺点是网络的优化是参考具体应用的特性实现的,扩展性不强。另一方面,对判断应用属性的参数的准确度依赖较高。随着多线程应用和大数据应用的不断普及,应用的多样性使两类网络的划分思想非常有局限性。本发明针对应用程序的多样性特点,设置两套分别为Buffered和Bufferless路由器,并互相连通,应用运行过程中根据流量实现运行网络的切换。从而能使系统的整体能耗得到改善。
-
公开(公告)号:CN102193875B
公开(公告)日:2013-08-14
申请号:CN201110106202.0
申请日:2011-04-26
Applicant: 北京工业大学
IPC: G06F12/08
CPC classification number: Y02D10/13
Abstract: 多核下基于Cache划分的自适应路预测算法,属于计算机体系结构领域。目前,低功耗和热优化设计已经成为微处理器研究中的核心问题。多核处理器的多核心结构决定了其相关的功耗研究是一个至关重要的课题。本发明利用程序运行的局部性原理,并针对多核处理器环境,将Cache划分与Cache的路预测相结合,在Cache划分的结果上采用自适应的路预测算法,在保持原有的系统性能水平的前提下,达到进一步降低Cache功耗的目的。
-
公开(公告)号:CN101739299B
公开(公告)日:2013-04-03
申请号:CN200910243653.1
申请日:2009-12-18
Applicant: 北京工业大学
IPC: G06F9/50
Abstract: 本发明涉及一种基于片上多核处理器共享cache的动态公平划分方法,属于计算机体系结构领域。公平性是一个关键的优化问题,当系统缺乏公平时,会出现线程饿死和优先级反转等问题。而目前CMP的设计以提高系统吞吐量为主要目标,这样往往会牺牲系统的公平性。本发明提出了一种新的公平性参数和划分方法。划分方法分成三个步骤:初始化、回溯和重划分。初始化在线程运行前等分cache。回溯阶段是撤销上一次重划分反而公平性降低的划分。重划分阶段是若未发生回溯且公平性参数大于重划分阈值,则对所有线程重新划分Cache。采用本发明提出的共享Cache划分方法显著提高了系统公平性,并且系统吞吐量也有小幅提高。
-
公开(公告)号:CN102063593B
公开(公告)日:2013-01-09
申请号:CN201110003188.1
申请日:2011-01-07
Applicant: 北京工业大学
IPC: G06F21/57
Abstract: 主动控制功能的可信设备及其认证方法涉及信息安全领域。在主动控制功能的可信设备的可信平台上连接有主动控制功能的可信平台控制模块和硬件设备,可信平台控制模块通过主动控制功能将硬件设备隔离成可信硬件设备和非可信硬件设备。在可信平台控制模块内部设置主动度量引擎、控制裁决引擎、工作模式定制引擎、可信控制策略配置引擎等硬件单元,实现对硬件设备工作状态配置信息、控制策略配置信息、固件代码和电路工作状态的主动检查。可信平台控制模块结合可信管道技术,实现对可信平台与可信硬件之间的相互绑定。可信平台控制模块与可信硬件的绑定过程对操作系统和应用程序都是完全透明的。操作系统无法旁路或干预可信平台绑定可信硬件的过程。
-
公开(公告)号:CN102063593A
公开(公告)日:2011-05-18
申请号:CN201110003188.1
申请日:2011-01-07
Applicant: 北京工业大学
IPC: G06F21/00
Abstract: 主动控制功能的可信设备及其认证方法涉及信息安全领域。在主动控制功能的可信设备的可信平台上连接有主动控制功能的可信平台控制模块和硬件设备,可信平台控制模块通过主动控制功能将硬件设备隔离成可信硬件设备和非可信硬件设备。在可信平台控制模块内部设置主动度量引擎、控制裁决引擎、工作模式定制引擎、可信控制策略配置引擎等硬件单元,实现对硬件设备工作状态配置信息、控制策略配置信息、固件代码和电路工作状态的主动检查。可信平台控制模块结合可信管道技术,实现对可信平台与可信硬件之间的相互绑定。可信平台控制模块与可信硬件的绑定过程对操作系统和应用程序都是完全透明的。操作系统无法旁路或干预可信平台绑定可信硬件的过程。
-
公开(公告)号:CN119583453A
公开(公告)日:2025-03-07
申请号:CN202411566616.5
申请日:2024-11-05
Applicant: 北京工业大学
IPC: H04L47/125 , H04L45/247 , G06F9/50 , G06F15/173 , G06N3/092
Abstract: 本发明涉及一种2.5D芯粒架构下针对垂直链路的负载均衡策略,用于解决网络流量不均衡导致垂直链路上的流量分布不均匀的问题,进而提高系统的整体性能。首先对网络参数进行量化衡量,根据网络状况判定垂直链路是否处于不均衡状态。不均衡状态是由部分节点的流量高于平均流量导致,寻找流量较高的热点节点。针对这些节点制定分配策略,将流量转移到较空闲的链路上。结合强化学习的优点,采用Q‑Learning算法,对划分时机进行优化。
-
公开(公告)号:CN119557263A
公开(公告)日:2025-03-04
申请号:CN202411561631.0
申请日:2024-11-05
Applicant: 北京工业大学
IPC: G06F15/78 , G06F15/173
Abstract: 本发明涉及一种2.5D多芯粒集成系统中介层架构优化方案,旨在提升芯粒间通信效率,提高多芯粒集成系统的可扩展性。本发明提出了一种基于无路由网络的中介层架构,以替代中介层上传统的基于路由器的片上网络(NoC)解决方案。该架构通过精心设计的环路结构连接芯粒,消除了路由器的复杂性和功耗,降低了芯粒间通信延迟,并提高了数据传输效率。提出的分区构建方法能有效优化中介层布线,确保芯粒之间的高效通信。硬件结构设计简化,包含注入模块、弹出模块、输入模块、输出模块以及扩展缓冲区模块,并通过预先计算的路由表实现数据包的高效传输。本方案具备优异的可扩展性、低延迟及低功耗等优点,能够支持更多芯粒的集成。
-
-
-
-
-
-
-
-
-