-
公开(公告)号:CN113506775A
公开(公告)日:2021-10-15
申请号:CN202110720222.0
申请日:2021-06-28
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L21/8242 , H01L27/108
Abstract: 本发明提供了一种动态随机存取存储器,包括衬底、晶体管、介质叠层、电容器和导电柱,所述晶体管设置于所述衬底的上表面,所述介质叠层设置于所述衬底的上表面,且部分所述介质叠层包覆所述晶体管,所述导电柱设有若干个,且所述导电柱分别与所述晶体管和所述电容器电接触,所述电容器设置于所述介质叠层,且所述电容器的底部与所述衬底的上表面的最小轴向距离大于0,使得降低了半导体衬底对电容器的电学干扰,从而可以增大电容器的品质因子,减少漏电流,避免了动态随机存取存储器占据较大空间,保证了动态随机存取存储器具有较大的存储密度。本发明提供了所述动态随机存取存储器的制作方法。
-
公开(公告)号:CN113206093A
公开(公告)日:2021-08-03
申请号:CN202110471016.0
申请日:2021-04-29
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明提供了一种动态随机存取存储器,包括衬底、晶体管和电容器;所述晶体管设置于所述衬底的上表面;所述电容器设置于所述衬底内部且与所述晶体管电接触,所述电容器包括第一沟槽和第二沟槽,所述第一沟槽和所述第二沟槽的朝向方向不同且相连通构成所述电容器的三维骨架,使得可以显著增大电容器的表面积,有利于提升动态随机存取存储器的电容值,减少电容器的刻蚀深度,克服了传统的深槽式电容器刻蚀深度要求很深,存在高深宽比的刻蚀要求和刻蚀速率递减效应的工艺难点,而且使得可以适当增加所述绝缘介质的厚度,从而可以降低漏电流,增加电荷保持时间和减少刷新频率。本发明还提供了一种动态随机存取存储器的制备方法。
-
公开(公告)号:CN113035797A
公开(公告)日:2021-06-25
申请号:CN202110240263.X
申请日:2021-03-04
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
Abstract: 本发明提供了一种封装结构,包括:硅衬底,间隔设有若干通孔;隔离介质,设于硅衬底的上表面、硅衬底的下表面和通孔的内侧面;扩散阻挡层,设于通孔内,扩散阻挡层覆盖隔离介质;第一籽晶层,覆盖扩散阻挡层;导电层覆盖第一籽晶层且隔离介质、扩散阻挡层、第一籽晶层和导电层依次层叠将若干通孔填充,本发明通过将芯片与若干所述通孔内的导电层一端都电连接,将基板与若干所述通孔内的导电层的另一端都电连接,从而所述基板和所述芯片通过若干所述通孔内的导电层并联的方式实现连接,当其中一个所述通孔内线路出现短路或损坏,其他所述通孔内线路仍然可以传递信号,从而增加了封装结构的可靠性。另外,本发明还提供了封装结构的制造方法。
-
公开(公告)号:CN112909000A
公开(公告)日:2021-06-04
申请号:CN202110321937.9
申请日:2021-03-25
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明提供了一种半浮栅存储器,包括:衬底;隧穿层,设于所述衬底的上表面;第一半导体,包括覆盖端和邻接端,所述邻接端设于所述衬底且一侧邻接所述隧穿层,所述覆盖端覆盖所述隧穿层,所述第一半导体与所述衬底构成二极管结构;半浮栅,覆盖所述第一半导体,所述半浮栅具有深能级缺陷。本发明通过第一半导体与衬底构成二极管结构,当导通时,加快数据的写入半浮栅,实现了快速存储功能,由于二极管结构和隧穿层的性能,半浮栅内的电荷不容易返流回衬底,从而增加了存储时间。最重要的,半浮栅具有深能级缺陷,有效地增强电荷保持能力,增加了存储器的刷新时间。另外,本发明还提供了半浮栅存储器的制造工艺。
-
公开(公告)号:CN112908990A
公开(公告)日:2021-06-04
申请号:CN202110104921.2
申请日:2021-01-26
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/08 , H01L21/822
Abstract: 本发明提供了一种三维集成结构,第一纳米电容,包括第一硅衬底、第一隔离介质、第一底部金属电极层和第一顶部金属电极层;过渡层,设于所述第一顶部金属电极层;第二纳米电容,包括第二硅衬底、第二隔离介质、第二底部金属电极层和第二顶部金属电极层,第二纳米电容开设有第一连接孔和第二连接孔,并且第一连接孔导通至第一顶部金属电极层,第二底部金属电极层通过第一连接孔与第一底部金属电极层电连接,从而在设置第二底部金属电极层的时候,就通过第一连接孔与第一底部金属电极层电连接,使加工工艺更加简单,并且缩短了制备集成结构的时间,加快了生产效率。另外,本发明还提供了三维集成结构的制造方法。
-
公开(公告)号:CN112466846A
公开(公告)日:2021-03-09
申请号:CN202011329699.8
申请日:2020-11-24
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/528 , H01L23/367 , H01L23/373 , H01L21/768
Abstract: 本发明提供了一种TSV结构及其制备方法,所述TSV结构包括:衬底结构;通孔结构,所述通孔结构设置在所述衬底结构内部并上下贯穿所述衬底结构;嵌入层,所述嵌入层设置在所述通孔结构内壁并插入所述衬底结构内部;化合物层,所述化合物层设置在所述通孔结构内壁,所述化合物层与所述嵌入层的接触部位设置有反应生成层;金属互连结构,所述金属互连结构设置在所述通孔结构内壁;其中,所述金属互连结构顶端设置有顶部金属接触层,所述金属互连结构底端设置有底部金属接触层,本发明的TSV结构不仅能够实现芯片之间的快速互连,而且具有良好的散热效果,有效提高了TSV结构的性能。
-
公开(公告)号:CN112435984A
公开(公告)日:2021-03-02
申请号:CN202011329627.3
申请日:2020-11-24
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明提供了一种半导体衬底,包括相对的第一衬底表面和第二衬底表面,贯通所述第一衬底表面和所述第二衬底表面的通孔结构,以及堆叠设置的第一隔离层和电感层。所述半导体衬底的通孔结构内表面开设有凹陷部,能够增加所述通孔结构的比表面积,所述凹陷部的内表面与所述通孔结构的内表面相接以形成连续内表面,且所述第一隔离层覆盖所述连续内表面以及所述电感层填充所述凹陷部,有利于通过提高所述电感层的截面积来增加电感值,同时也便于通过改变所述通孔结构的结构以及所述凹陷部的深宽比来调节所述电感值,从而扩大应用范围。本发明还提供了所述半导体衬底的制备方法以及包括所述半导体衬底的电子元器件。
-
公开(公告)号:CN112201655A
公开(公告)日:2021-01-08
申请号:CN202010944488.9
申请日:2020-09-10
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/08 , H01L21/822
Abstract: 本发明公开一种纳米电容三维集成结构及其制作方法。该纳米电容三维集成结构包括形成在铝箔正面和背面的第一纳米电容结构和第二纳米电容结构,第一纳米电容结构的第一顶部金属电极层通过第一沟槽结构、第二沟槽结构、铝通孔结构、第四沟槽结构、第五沟槽结构与第二纳米电容结构的第二顶部金属电极层电气连通;第一纳米电容结构的第一底部金属电极层通过第三沟槽结构、铝箔、第六沟槽结构与第二纳米电容结构的第二底部金属电极层电气连通。本发明能够显著增大电容密度缩短互连线长度,从而有利于减小互连电阻和能量损耗,此外,能够减少工艺步骤,降低工艺复杂度,从而有效降低生产成本。
-
公开(公告)号:CN112151539A
公开(公告)日:2020-12-29
申请号:CN202010944490.6
申请日:2020-09-10
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/08 , H01L21/822
Abstract: 本发明公开一种高存储容量纳米电容三维集成结构及其制备方法。通过在硅片表面刻蚀出硅纳米结构并制备第一纳米电容,然后在第一纳米电容表面形成阳极氧化铝结构并制备第二纳米电容,通过将两个纳米电容并联连接,可以显著增大电容密度和能量密度。另外,能够增强纳米电容的电学可靠性,并且不会额外占用平面面积,有利于纳米电容器件尺寸缩小。
-
公开(公告)号:CN112151536A
公开(公告)日:2020-12-29
申请号:CN202010825862.3
申请日:2020-08-17
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/08 , H01L21/822
Abstract: 本发明公开一种纳米电容三维集成结构及其制备方法。该纳米电容三维集成结构包括形成在硅衬底的沟槽内的垂直堆叠的第一纳米电容结构和第二纳米电容结构,两者相互并联连接。本发明能够有效增大纳米电容整体的电容密度,同时简化工艺步骤,降低生产成本。
-
-
-
-
-
-
-
-
-