一种量子测控输出同步方法

    公开(公告)号:CN114268401B

    公开(公告)日:2023-06-02

    申请号:CN202111504827.2

    申请日:2021-12-10

    IPC分类号: H04J3/06

    摘要: 本发明提供了一种量子测控输出同步方法,实现高速同步信号输出。一种量子测控输出同步方法,包括以下步骤:(1)触发信号脉冲化:基准时钟CLK作为算法模块的采样时钟,触发信号PXI_STAR经过算法模块采样处理后变为τ(t)信号输出,其中τ(t)是某个时刻t的脉冲信号;(2)根据PXIe协议规范,每个槽位中均有来自背板的10M和100M的同步时钟,该同步时钟到每个板卡均有FPGA内部PLL锁相,用来作为PXI_STRA信号延时同步的基准用来作为衡量PXI_STRA延时大小,对τ(t)信号做相应的延时操作;(3)根据步骤(2)确定最大误差时间对板卡做延时调试,调整完毕,固化参数。

    数据采集方法
    82.
    发明授权

    公开(公告)号:CN113765521B

    公开(公告)日:2023-05-16

    申请号:CN202110569426.9

    申请日:2021-05-25

    IPC分类号: H03M1/12

    摘要: 本发明目的是提供了一种数据采集方法,以提高了数据采集的精度和效率。一种数据采集方法,包括以下步骤:(1)用户请求进行数据采集;(2)数据采集器控制程序在采集返回给用户的数据之前调整数据采集器的输入动态范围,使数据采集器的输入动态范围为数据采集器所支持的大于但最接近于待采集数据的输入信号动态范围的输入动态范围;(3)数据采集器以此输入动态范围采集数据返回给用户。

    一种去中心化的量子计算分布式任务调度方法

    公开(公告)号:CN113656159B

    公开(公告)日:2023-05-16

    申请号:CN202110928120.8

    申请日:2021-08-13

    IPC分类号: G06F9/48 G06F9/50

    摘要: 本发明提供了一种去中心化的量子计算分布式任务调度方法,使用分布式核算和存储,平台中各个节点约定好一种任务分配策略。在节点启动阶段任务就已分配好,用户通过云平台或者客户端软件把要执行的量子实验信息发送到去中心化的量子计算调度平台的数据库。每个节点启动后,会将自己的IP信息,注册到指定的文件目录下。节点启动时将数据库中属于自己的任务,打上自己的标签。节点定时从数据库中取出带有自己标签的任务,生成实例后执行。任务执行完成后把执行结果保存到数据库对应的任务信息表中。通过该方法实现量子计算试验任务的调度,很大程度上提高了量子实验任务的执行效率。

    一种螺栓防漏拧检测方法及设备、介质

    公开(公告)号:CN111445466B

    公开(公告)日:2023-05-05

    申请号:CN202010250562.7

    申请日:2020-04-01

    IPC分类号: G06T7/00 G06T7/90

    摘要: 本申请实施例提供了一种螺栓防漏拧检测方法及设备、介质,通过获取待检测产品的待检测螺栓扭力图像;其中,待检测螺栓扭力图像为经过生产线上的自动点漆区域后的图像。再根据待检测螺栓扭力图像,确定待检测螺栓扭力图像的对应的各螺栓扭力区域。其次,对各螺栓扭力区域分别进行色彩检测,得到相应的色彩检测结果。最后根据色彩检测结果,确定待检测产品是否存在螺栓漏拧。通过上述方案,可以很大程度上减少产品的生产成本,提高检测效率,促进企业发展。

    一种任意波形发生器工作方法、设备及介质

    公开(公告)号:CN113419597B

    公开(公告)日:2023-04-11

    申请号:CN202110785080.6

    申请日:2021-07-12

    IPC分类号: G06F1/02 G06F13/40

    摘要: 本申请公开了一种任意波形发生器工作方法、设备及介质,方法包括:嵌入式控制器获取客户端的请求信息;对所述请求信息进行解析,确定所述请求信息对应的请求类型;若所述请求类型为波形数据请求,则对所述请求消息中的第一槽位字段进行解析,确定第一槽位号;对所述请求消息中的波形组成字段进行解析,生成波形数据;将所述波形数据发送至所述第一槽位号对应的任意波形发生器,以使所述任意波形发生器根据所述波形数据进行操作。本申请实施例由嵌入式控制器生成波形数据,减少了客户端与嵌入式控制器之间的数据传输过程,实现了在嵌入式控制器与任意波形发生器之间传输波形数据,提高了嵌入式控制器扩展PXIe机箱时,任意波形发生器的工作效率。

    一种量子计算和人工智能融合的方法

    公开(公告)号:CN114792135A

    公开(公告)日:2022-07-26

    申请号:CN202210150082.2

    申请日:2022-02-18

    IPC分类号: G06N10/40 G06N20/00

    摘要: 本发明提供一种量子计算和人工智能融合的方法,属于量子计算、大数据、人工智能、云计算等技术领域,将传统业务架构和量子计算架构融合,包括经典大数据架构和量子计算架构的结合以及人工智能架构和量子计算架构的结合;利用经典业务架构的方法和算法,来完成业务层的实现,在需要算力的时候结合量子计算的架构,进行算力的识别使用,完成大数据在经典计算和量子计算中的实现;结合量子计算超强算力架构,实现模型的训练,识别,满足业务场景的实时数据处理。可以快速实现模型的训练,识别,满足业务场景的实时数据处理,提高整体行业的时效性,性能大大提高。

    一种信号同步输出方法、装置、设备及介质

    公开(公告)号:CN114326925A

    公开(公告)日:2022-04-12

    申请号:CN202111533127.6

    申请日:2021-12-15

    发明人: 刘强 王建华

    IPC分类号: G06F1/06 G06F1/08 G06N10/20

    摘要: 本申请实施例公开了一种信号同步输出方法、装置、设备及介质。根据接收到的槽位判断信号,确定不同任意波形发生器分别对应的槽位;获取所述不同任意波形发生器接收到触发信号后,分别输出波形信号的时间,并将最先发出所述波形信号的槽位作为参考槽位;将其它槽位输出波形信号的时间,分别与所述参考槽位输出波形信号的时间进行比对,以确定所述其它槽位分别对应的延时时间;根据所述延时时间,对不同槽位进行不同时长的信号延时处理,以实现所述不同槽位同步输出所述波形信号。通过上述方法,实现不同槽位同步输出波形信号。

    一种量子芯片设计辅助工具架构实现方法、设备及介质

    公开(公告)号:CN113705149A

    公开(公告)日:2021-11-26

    申请号:CN202111007097.5

    申请日:2021-08-30

    IPC分类号: G06F30/392 G06F30/398

    摘要: 本发明公开了一种量子芯片设计辅助工具架构实现方法、设备及介质,该方案包括:通过对基板每层的属性进行设置,完成芯片基板版图的设计;通过预设的器件库获取指定的已封装的量子器件,并将所述已封装的量子器件插入至预先设定的量子器件版图,其中,所述量子器件版图设置于所述芯片基板版图上;通过对所述已封装的量子器件的引脚及走线进行设置,以完成所述量子器件版图的量子线路设计;在启动仿真分析模块时,向所述仿真分析模块导入所述量子器件版图进行仿真分析,并获取仿真结果,若确定出所述仿真结果符合预设要求,完成量子芯片设计。

    一种PXIe机箱扩展方法、设备及介质

    公开(公告)号:CN113468086A

    公开(公告)日:2021-10-01

    申请号:CN202110708513.8

    申请日:2021-06-23

    IPC分类号: G06F13/38 G06F13/40 G06F13/42

    摘要: 本申请公开了一种PXIe机箱扩展方法、设备及介质,方法包括:获取客户端向指定的嵌入式控制器发送的请求信息;所述嵌入式控制器设置在PXIe机箱中;对所述请求消息进行解析,得到槽位号、操作指令;根据预先设置的槽位号与PXIe外设模块的映射关系,确定所述槽位号对应的PXIe外设模块;所述PXIe外设模块设置在所述PXIe机箱中;通过路由向所述PXIe外设模块发送所述操作指令,以使所述PXIe外设模块根据所述操作指令执行相应的动作。本申请实施例通过将PXIe外设模块作为嵌入式控制器的PCIe外设,并将嵌入式控制器、PXIe机箱、PXIe外设模块作为进行PXIe机箱扩展的基本单元,无需定制PXIe机箱扩展专用硬件,即可实现PXIe机箱扩展。

    一种应用于量子测控系统中数据采集卡及数据采集方法

    公开(公告)号:CN113379055A

    公开(公告)日:2021-09-10

    申请号:CN202110532663.8

    申请日:2021-05-17

    IPC分类号: G06N10/00

    摘要: 一种应用于量子测控系统中数据采集卡及数据采集方法,量子芯片信号采集模块将经过下变频的模拟信号转换成数字信号后发送至FPGA数据存储模块;FPGA数据存储模块将接收的数字信号根据触发信号存储;上位机数据处理模块控制AWG卡发送控制信号。实现了在PXIE机箱中直接将数据采集卡与AWG卡进行通信,无需额外增加PCIE设备,不但降低了搭建的难度,同时降低了制造成本。