-
公开(公告)号：CN114337607B
公开(公告)日：2022-06-17
申请号：CN202210135216.3
申请日：2022-02-15
申请人： 山东兆通微电子有限公司
IPC分类号： H03K3/017
摘要： 本发明涉及集成电路领域，公开了一种时钟信号占空比修调电路，输入时钟信号经由低通滤波器钝化后连接到比较器的正输入端，比较器、占空比调控模块和运算放大器构成负反馈回路，当输出时钟信号的占空比不为预设占空比时，占空比调控模块通过改变运算放大器的同相输入端的电压调节运算放大器的输出电压，当运算放大器的输出电压改变时，比较器输出的输出时钟信号的占空比也会发生变化，而输出时钟信号的占空比又会通过占空比调控模块影响运算放大器的同相输入端的电压，直至输出时钟信号的占空比稳定在预设占空比。可见，本发明中输出时钟信号的占空比的调节范围不受初始时钟信号的占空比的限制。
-
公开(公告)号：CN114204937B
公开(公告)日：2022-06-14
申请号：CN202210139588.3
申请日：2022-02-16
申请人： 山东兆通微电子有限公司
摘要： 本发明涉及集成电路领域，公开了一种分频器电路及频率合成器，包括相位偏移单元、整数分频器及相位控制单元，相位控制单元的输入端输入参数i，在输出时钟信号的每个周期内相位控制单元均会输出i次脉冲，然后相位偏移单元输出第i个偏移时钟信号，i每增加1时整数分频器的输入时钟信号的相位就延迟，整数分频器的输出时钟信号就要延迟个初始时钟信号的周期，最终分频器电路的分频比为，分频比的变化步径为，比现有技术中的分频比的变化步径小，从而减小了输出信号的抖动，提升了输出信号的稳定性。
-
公开(公告)号：CN114337652A
公开(公告)日：2022-04-12
申请号：CN202210135230.3
申请日：2022-02-15
申请人： 山东兆通微电子有限公司
摘要： 本发明涉及电路设计领域，公开了一种分频器电路及频率合成器，输出单元的输入端均为低电平时分频器电路开始工作，初始时钟信号的第一个上升沿到来之前，输出单元输出为高电平的分频时钟信号；初始时钟信号的第一个上升沿来临后，输出单元的M个输入端对应的二进制数等于分频比输入N，由于计数单元的作用，初始时钟信号的上升沿每到来一次时，输出单元的M个输入端对应的二进制数就会减一，在此期间分频时钟信号始终为低电平，直至初始时钟信号的第N个上升沿来临后分频时钟信号再次变为高电平进入下一个周期，可见分频时钟信号的周期为初始时钟信号的N+1倍，实现了将初始时钟信号分频的目的，且设计流程简单。
-
公开(公告)号：CN115586827A
公开(公告)日：2023-01-10
申请号：CN202211256996.3
申请日：2022-10-14
申请人： 山东兆通微电子有限公司
IPC分类号： G06F1/26
摘要： 本发明公开了一种Wi‑Fi芯片的供电系统、方法及可读存储介质，涉及集成电路技术领域，包括：系统ON区供电模块，用于当系统上电时，对系统ON区进行供电；电压切换模块，用于在系统上电时利用第一低压差线性稳压模块对射频模拟模块和系统OFF区供电模块进行供电；当第一低压差线性稳压模块对射频模拟模块供电稳定时，利用第二低压差线性稳压模块或降压模块对射频模拟模块和系统OFF区供电模块进行供电；系统OFF区供电模块，用于当第二低压差线性稳压模块或降压模块供电稳定时，对系统OFF区进行供电。本发明保证了Wi‑Fi芯片供电稳定性，提升了Wi‑Fi芯片性能，提高了Wi‑Fi芯片寿命。
-
公开(公告)号：CN114172494B
公开(公告)日：2022-05-17
申请号：CN202210127556.1
申请日：2022-02-11
申请人： 山东兆通微电子有限公司
IPC分类号： H03K5/134
摘要： 本发明公开了一种时钟信号延时电路，在预设时钟信号的相位相较于初始时钟信号的相位的实际延时度数小于预设延时度数时，延时调控模块输出的驱动电压逐渐减小，使得缓冲器的延时作用逐渐增强，进而使得实际延时度数逐渐接近预设延时度数，当实际延时度数为预设延时度数时，延时调控模块输出的驱动电压停止变化。此时，各个缓冲器的输出端输出的时钟信号相较于初始时钟信号的延时度数与预设延时度数之间的数量关系是确定的。本发明能够将初始时钟信号进行延时生成延时时钟信号且不需要使用频率高于延时时钟信号的其他信号，易于实现。
-
公开(公告)号：CN114337607A
公开(公告)日：2022-04-12
申请号：CN202210135216.3
申请日：2022-02-15
申请人： 山东兆通微电子有限公司
IPC分类号： H03K3/017
摘要： 本发明涉及集成电路领域，公开了一种时钟信号占空比修调电路，输入时钟信号经由低通滤波器钝化后连接到比较器的正输入端，比较器、占空比调控模块和运算放大器构成负反馈回路，当输出时钟信号的占空比不为预设占空比时，占空比调控模块通过改变运算放大器的同相输入端的电压调节运算放大器的输出电压，当运算放大器的输出电压改变时，比较器输出的输出时钟信号的占空比也会发生变化，而输出时钟信号的占空比又会通过占空比调控模块影响运算放大器的同相输入端的电压，直至输出时钟信号的占空比稳定在预设占空比。可见，本发明中输出时钟信号的占空比的调节范围不受初始时钟信号的占空比的限制。
-
公开(公告)号：CN114204937A
公开(公告)日：2022-03-18
申请号：CN202210139588.3
申请日：2022-02-16
申请人： 山东兆通微电子有限公司
摘要： 本发明涉及集成电路领域，公开了一种分频器电路及频率合成器，包括相位偏移单元、整数分频器及相位控制单元，相位控制单元的输入端输入参数i，在输出时钟信号的每个周期内相位控制单元均会输出i次脉冲，然后相位偏移单元输出第i个偏移时钟信号，i每增加1时整数分频器的输入时钟信号的相位就延迟，整数分频器的输出时钟信号就要延迟个初始时钟信号的周期，最终分频器电路的分频比为，分频比的变化步径为，比现有技术中的分频比的变化步径小，从而减小了输出信号的抖动，提升了输出信号的稳定性。
-
公开(公告)号：CN115412123A
公开(公告)日：2022-11-29
申请号：CN202211056387.3
申请日：2022-08-31
申请人： 山东兆通微电子有限公司
发明人： 吴泽森
IPC分类号： H04B1/44
摘要： 本申请公开了一种射频前端电路及无线通信芯片，涉及集成电路技术领域，用于实现射频信号的收发，针对目前的射频前端电路使用到过多电感，增加了芯片的设计难度，也不利于成本控制的问题，提供了一种射频前端电路，通过开关的设置使得射频前端电路可以分为发射模式和接收模式分开进行工作，从而在使用变压器作为功率放大电路或低噪声放大电路的一部分时，不会产生冲突，可以共用一个变压器，从而节省了不必要的元件，本申请与现有常见的射频前端电路相比，只有一个片上变压器，节省了一个片上电感和一个片上巴伦，从而大大减少了对无线通信芯片面积的占用，使得芯片可以向更小型化的趋势发展，同时也节省了流片成本。
-
公开(公告)号：CN114172518A
公开(公告)日：2022-03-11
申请号：CN202210131713.6
申请日：2022-02-14
申请人： 山东兆通微电子有限公司
IPC分类号： H03M1/54
摘要： 本发明涉及集成电路领域，公开了一种采样保持电路及模数转换器，在采样阶段，第一NMOS的源极电压为输入信号的电压，由于采样线性化模块使得第一NMOS的栅极电压为输入信号的电压加驱动电压，所以第一NMOS的栅极电压减去第一NMOS的源极电压等同于输入信号的电压加驱动电压再减去输入信号的电压，可见最终第一NMOS的分压与输入信号的电压无关，从而使得采样保持电路的输出信号与输入信号成线性关系，保证了集成电路的精度。
-
公开(公告)号：CN114172494A
公开(公告)日：2022-03-11
申请号：CN202210127556.1
申请日：2022-02-11
申请人： 山东兆通微电子有限公司
IPC分类号： H03K5/134
摘要： 本发明公开了一种时钟信号延时电路，在预设时钟信号的相位相较于初始时钟信号的相位的实际延时度数小于预设延时度数时，延时调控模块输出的驱动电压逐渐减小，使得缓冲器的延时作用逐渐增强，进而使得实际延时度数逐渐接近预设延时度数，当实际延时度数为预设延时度数时，延时调控模块输出的驱动电压停止变化。此时，各个缓冲器的输出端输出的时钟信号相较于初始时钟信号的延时度数与预设延时度数之间的数量关系是确定的。本发明能够将初始时钟信号进行延时生成延时时钟信号且不需要使用频率高于延时时钟信号的其他信号，易于实现。
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.029 秒)
