神经处理器
    1.
    发明授权

    公开(公告)号:CN112513885B

    公开(公告)日:2024-02-27

    申请号:CN201980036663.X

    申请日:2019-06-21

    Abstract: 一种神经处理器。在一些实施例中,处理器包括:第一区块、第二区块、存储器和总线。总线可连接到存储器、第一区块和第二区块。第一区块可包括:第一权重寄存器、第二权重寄存器、激活缓冲器、第一乘法器和第二乘法器。激活缓冲器可被配置为包括:第一队列,连接到第一乘法器;和第二队列,连接到第二乘法器。第一队列可包括第一寄存器和与第一寄存器邻近的第二寄存器,第一寄存器是第一队列的输出寄存器。第一区块可被配置为:在第一状态下,在第一乘法器中将第一权重与来自第一队列的输出寄存器的激活相乘;并且在第二状态下,在第一乘法器中将第一权重与来自第一队列的第二寄存器的

    神经处理器
    2.
    发明公开

    公开(公告)号:CN112513885A

    公开(公告)日:2021-03-16

    申请号:CN201980036663.X

    申请日:2019-06-21

    Abstract: 一种神经处理器。在一些实施例中,处理器包括:第一区块、第二区块、存储器和总线。总线可连接到存储器、第一区块和第二区块。第一区块可包括:第一权重寄存器、第二权重寄存器、激活缓冲器、第一乘法器和第二乘法器。激活缓冲器可被配置为包括:第一队列,连接到第一乘法器;和第二队列,连接到第二乘法器。第一队列可包括第一寄存器和与第一寄存器邻近的第二寄存器,第一寄存器是第一队列的输出寄存器。第一区块可被配置为:在第一状态下,在第一乘法器中将第一权重与来自第一队列的输出寄存器的激活相乘;并且在第二状态下,在第一乘法器中将第一权重与来自第一队列的第二寄存器的激活相乘。

Patent Agency Ranking