-
公开(公告)号：CN118943118A
公开(公告)日：2024-11-12
申请号：CN202410559671.5
申请日：2024-05-08
Applicant: 三星电子株式会社
IPC: H01L23/535 , H01L23/48 , H01L23/488 , H01L23/498 , H01L25/18 , H01L25/16 , H10B80/00
Abstract: 一种半导体封装包括：基底芯片，包括在第一水平方向和与第一水平方向交叉的第二水平方向上延伸的顶表面；半导体芯片堆叠，包括在垂直方向上顺序堆叠在基底芯片上并在垂直方向上在相应侧对齐的第一半导体芯片和第二半导体芯片；穿透基底芯片并在第一水平方向上彼此间隔开的第一贯通路；穿透第一半导体芯片并在第一水平方向上彼此间隔开的第二贯通路；穿透第二半导体芯片并在第一水平方向上彼此间隔开的第三贯通路；接触第一贯通路的第一连接焊盘；接触第二贯通路的第二连接焊盘；以及接触第三贯通路的第三连接焊盘。
-
公开(公告)号：CN118738021A
公开(公告)日：2024-10-01
申请号：CN202410326432.5
申请日：2024-03-21
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/522 , H01L25/16
Abstract: 提供一种半导体装置和一种半导体封装件。该半导体装置包括：半导体衬底上的绝缘结构；绝缘结构中的下导电图案；绝缘结构上的上导电图案；绝缘结构中的导电过孔件，导电过孔件将上导电图案中的至少一个连接到下导电图案中的至少一个；覆盖绝缘结构和上导电图案的保护层；覆盖保护层的蚀刻停止层；在蚀刻停止层的位于上导电图案之间的部分上的第一钝化层；以及第一钝化层上的上钝化层。
-
公开(公告)号：CN115206931A
公开(公告)日：2022-10-18
申请号：CN202210242090.X
申请日：2022-03-11
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528 , H01L23/544
Abstract: 一种半导体装置中的检测焊盘结构可以包括衬底上的下布线、下布线上的上布线、以及上布线上的第一焊盘图案。上布线可以连接到下布线，并且包括堆叠在多个层中的金属图案和金属图案上的过孔接触件。第一焊盘图案可以连接到上布线。一种半导体装置可以包括实际上布线，该实际上布线包括堆叠在多个层中的实际金属图案和实际过孔接触件。上布线中的每一层的金属图案中的至少一个可以具有实际上布线中的每一层的金属图案的最小线宽和最小间隔。上布线中的每一层的金属图案和过孔接触件可以规则地并且重复地布置。
-
公开(公告)号：CN112420644A
公开(公告)日：2021-02-26
申请号：CN202010316950.0
申请日：2020-04-21
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L21/768
Abstract: 提供了一种半导体芯片，该半导体芯片包括：器件层，位于基底上，器件层包括多个半导体器件；布线结构和下布线间介电层，均位于器件层上，下布线间介电层围绕布线结构并且具有比氧化硅的介电常数低的介电常数；上布线间介电层，布置在下布线间介电层上；隔离凹陷，沿着基底的边缘布置，隔离凹陷形成在下布线间介电层和上布线间介电层的侧表面上，并且具有处于等于或低于下布线间介电层的底表面的水平的水平的底表面；以及覆盖介电层，覆盖下布线间介电层和上布线间介电层的侧表面以及隔离凹陷的底表面。
-
公开(公告)号：CN119473943A
公开(公告)日：2025-02-18
申请号：CN202410223254.3
申请日：2024-02-28
Applicant: 三星电子株式会社
Inventor： 李瑌真
Abstract: 提供了存储器装置以及包括存储器装置的计算系统。一种被配置为通过互连装置连接到多个主机并且通过计算快速链路(CXL)协议与所述多个主机进行通信的存储器装置包括命令调度器、存储器和优先调度器。所述命令调度器调度来自所述多个主机的请求中包括的命令。所述存储器通过执行与所调度的命令相对应的存储器操作来生成内部数据。所述优先调度器基于所述多个主机中的每一个主机的属性信息将来自所述多个主机的第一主机指定为优先主机，并且通过重新排列所述内部数据来生成输出数据，使得由所述第一主机请求的数据被优先输出。
-
公开(公告)号：CN117790471A
公开(公告)日：2024-03-29
申请号：CN202311219302.3
申请日：2023-09-20
Applicant: 三星电子株式会社
IPC: H01L23/544
Abstract: 提供了一种半导体器件和包括该半导体器件的半导体封装，该半导体器件包括：基板，包括元件区和限定元件区的划道区；以及一个或更多个测试元件组，布置在基板上，并且包括用于特性评估的一个或更多个测试元件和用于施加测试信号以测试一个或更多个测试元件的一个或更多个测试焊盘，其中所有的所述一个或更多个测试焊盘在水平方向上与元件区间隔开。
-
公开(公告)号：CN113517254A
公开(公告)日：2021-10-19
申请号：CN202110143214.4
申请日：2021-02-02
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/14
Abstract: 公开了一种半导体装置，所述半导体装置包括：半导体基底；导电垫，位于半导体基底的第一表面上；钝化层，位于半导体基底的第一表面上，钝化层具有暴露导电垫的第一开口；有机介电层，位于钝化层上，有机介电层具有第二开口；以及凸块结构，位于导电垫上并且位于第一开口和第二开口中。有机介电层包括与钝化层的材料不同的材料。第二开口空间地连接到第一开口并且暴露钝化层的部分。凸块结构包括与钝化层和有机介电层接触的柱图案。
-
公开(公告)号：CN119255598A
公开(公告)日：2025-01-03
申请号：CN202410876211.5
申请日：2024-07-02
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件，包括：位线，包括金属并且在衬底上沿第一方向延伸；在位线上的沟道结构，包括沿第二方向延伸的第一沟道图案、以及沿第一方向与第一沟道图案间隔开并且沿第二方向延伸的第二沟道图案；衬垫膜，在位线沟道结构之间，并且包括所述金属；第一字线，在第一沟道图案和第二沟道图案之间，第一字线沿第二方向延伸；第二字线，在第一沟道图案和第二沟道图案之间并且沿第二方向延伸，第二字线在第一方向上与第一字线间隔开；以及第一电容器和第二电容器，分别在第一沟道图案和第二沟道图案上，并且连接到第一沟道图案和第二沟道图案。
-
公开(公告)号：CN118538716A
公开(公告)日：2024-08-23
申请号：CN202410107401.0
申请日：2024-01-25
Applicant: 三星电子株式会社
IPC: H01L25/065 , H10B80/00 , H01L23/48 , H01L23/31
Abstract: 提供了一种半导体封装，包括：包括多个第一通路的半导体基板；半导体基板上的芯片堆叠，芯片堆叠包括半导体基板上的第一半导体芯片和在第一半导体芯片中的最上面的第一半导体芯片上的第二半导体芯片；以及模制层，在半导体基板和芯片堆叠上，并且暴露芯片堆叠的顶表面，其中半导体基板的第一厚度大于每个第一半导体芯片的第二厚度，其中第二半导体芯片的第三厚度小于或等于每个第一半导体芯片的第二厚度，其中半导体基板还包括在半导体基板的底表面上的下基板焊盘，其中每个第一半导体芯片包括在每个第一半导体芯片的底表面上的下芯片焊盘，且其中下基板焊盘中的每个的第一宽度大于下芯片焊盘中的每个的第二宽度。
