一种基于参数提取的快速ADC测试方法

    公开(公告)号:CN107800434A

    公开(公告)日:2018-03-13

    申请号:CN201710902624.6

    申请日:2017-09-29

    IPC分类号: H03M1/10

    CPC分类号: H03M1/1071 H03M2201/657

    摘要: 本发明公开了一种基于参数提取的快速ADC测试方法,即利用静态码值,提取得到用来进行频谱分析的少量静态码值,经过增益误差消除处理后,通过频谱分析估算得到动态参数值;在参数提取测试算法基础之上,重新优化了ADC测试结构,即采用优化的直方图与参数提取测试算法相结合的测试架构;改进的直方图测试方法即利用移动平均滤波器法,通过使用与传统测试相比更少的采样点数得到同样精度的静态参数。与传统ADC测试方法相比,本发明所提ADC测试架构,即利用一次测试采集的静态码值,同时用于通过优化直方图方法计算静态参数和利用参数提取算法估算动态参数,能够在确保计算精度的前提下,大大优化测试时间。

    一种基于总线分割的数字ΣΔ调制器

    公开(公告)号:CN107623523B

    公开(公告)日:2020-11-17

    申请号:CN201710822019.8

    申请日:2017-09-13

    IPC分类号: H03M3/00

    摘要: 本发明公开了一种基于总线分割的数字ΣΔ调制器,包括一阶误差反馈调制器和三阶MASH结构调制器;输入信号总线Xin(z)分割为高M位XM(z)和低L位XL(z)两部分,低位XL(z)输入一阶调制器,其输出同高位XM(z)相加作为三阶调制器的输入,三阶MASH结构调制器将前一级量化噪声信号和输出信号均传递给后一级,等效为在MASH结构的第二级和第三极的输入端添加最低位一比特抖动信号,打破原有的周期性,以此增长输出序列周期,同时在保证输入信号位宽一定情况下,降低了整体电路的硬件开销和功耗。

    一种基于总线分割的数字ΣΔ调制器

    公开(公告)号:CN107623523A

    公开(公告)日:2018-01-23

    申请号:CN201710822019.8

    申请日:2017-09-13

    IPC分类号: H03M3/00

    摘要: 本发明公开了一种基于总线分割的数字ΣΔ调制器,包括一阶误差反馈调制器和三阶MASH结构调制器;输入信号总线Xin(z)分割为高M位XM(z)和低L位XL(z)两部分,低位XL(z)输入一阶调制器,其输出同高位XM(z)相加作为三阶调制器的输入,三阶MASH结构调制器将前一级量化噪声信号和输出信号均传递给后一级,等效为在MASH结构的第二级和第三极的输入端添加最低位一比特抖动信号,打破原有的周期性,以此增长输出序列周期,同时在保证输入信号位宽一定情况下,降低了整体电路的硬件开销和功耗。

    一种基于积分判定的低功耗蓝牙系统接收机自动增益控制方法

    公开(公告)号:CN106533463B

    公开(公告)日:2018-12-04

    申请号:CN201610836356.8

    申请日:2016-09-20

    摘要: 本发明公开了一种基于积分判定的低功耗蓝牙系统接收机自动增益控制方法,该方法对接收转换后的信号按设定周期进行能量积分,当检测到信号的能量积分值增大时,就判定这段能量积分值增大的信号之后,即将接收到低功耗蓝牙系统数据包的前导码序列;从数据包的前导码序列开始对信号进行能量计算;将计算出的能量值与理想值比较得出差值,进而通过差值补偿来调节可变增益放大器VGA的增益值,实现低功耗蓝牙系统接收机的自动增益控制。该方法具有计算低延迟、消耗资源少、抗干扰能力强、易实现、精度高等优点,适用于低功耗蓝牙系统中前导码比较短的情况,且过程简单,开发成本低。

    一种高速8分频和9分频双模预分频电路

    公开(公告)号:CN107565965A

    公开(公告)日:2018-01-09

    申请号:CN201710822382.X

    申请日:2017-09-13

    IPC分类号: H03L7/18

    摘要: 本发明公开了一种高速8分频和9分频双模预分频电路,可应用在任意分频模式的预分频电路中,实现提升工作速度,增加电路稳定性的效果。当应用在高速8/9双模预分频电路中,包括第一级2/3分频电路(Div-2/3)、异步4分频电路、同步D触发器(DFF3)和模式控制逻辑门,其中,异步4分频电路包含两个串接的D触发器即第一D触发器(DFF1)和第二D触发器(DFF2),模式控制逻辑门包括一个或非门(nor)和一个与非门(nand);时钟信号(CLK)作为待分频的输入信号,第二D触发器(DFF2)正相输出信号Q作为分频后的输出时钟信号(OUT),通过模式控制信号(MC)选择8分频模式或9分频模式,该电路适用于低电源电压工作条件。