公开(公告)号：CN113900986A

公开(公告)日：2022-01-07

申请号：CN202111213307.6

申请日：2021-10-19

申请人： 中国科学技术大学苏州高等研究院

发明人： 周学海 ,  李曦 ,  王超 ,  陈香兰 ,  宫磊 ,  朱宗卫 ,  陈华平

IPC分类号： G06F15/78 ,  G06F30/34

摘要： 本发明公开了一种估算动态重构硬件加速中的性能开销方法和装置。其中，该方法包括：通过调整FPGA的可重构区域生成对应的比特流文件；根据可重构区域包含的资源数估算所述可重构区域比特流文件的大小；根据所述可重构区域比特流文件的大小和FPGA内部配置访问端口速度，确定可重构区域的重构时间。本发明实施例提供的技术方案，通过对可重构区资源的统计分析，可以在不需要实际布局布线即可获得重构开销的估计值，能够在设计帮助设计者在设计初期有效评估可重构设计的合理性，缩短试验周期；通过对比特流文件的解析、比特流格式和配置每列资源帧组织的分析，提高了估算结果的准确性。