公开(公告)号：CN118352363A

公开(公告)日：2024-07-16

申请号：CN202410480045.7

申请日：2024-04-19

申请人： 中国科学院微电子研究所

发明人： 姚佳欣 ,  魏延钊 ,  王宇 ,  张青竹 ,  殷华湘

IPC分类号： H01L27/092 ,  H01L29/51 ,  H01L21/8238 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

摘要： 本申请提供一种堆叠纳米片环栅场效应晶体管及其制造方法，衬底具有多个第一掺杂区域和多个第二掺杂区域，第一掺杂区域上方具有堆叠的多个第一半导体层，第二掺杂区域上方具有堆叠的多个第二半导体层；在多个第一半导体层之间和多个第二半导体层之间，具有依次包围的界面氧化层、第一高k介质层、第二高k介质层、隔离层和金属栅；第一高k介质层的静电偶极子的方向，与第二高k介质层的静电偶极子的方向相反；位于第一目标区域内的第一高k介质层的第一厚度，与位于第二目标区域内的第一高k介质层的第二厚度不同，实现CMOS器件多阈值与单种器件多阈值，提高器件多阈值集成的准确度，能够扩大阈值电压的调整范围。

公开(公告)号：CN118352360A

公开(公告)日：2024-07-16

申请号：CN202410476081.6

申请日：2024-04-19

申请人： 中国科学院微电子研究所

发明人： 姚佳欣 ,  魏延钊 ,  张青竹 ,  殷华湘

IPC分类号： H01L27/092 ,  H01L29/51 ,  H01L21/8238 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

摘要： 本申请提供一种半导体器件及其制造方法，半导体器件包括：衬底，衬底包括N型区域和P型区域，分别设置在N型区域和P型区域的第一纳米片和第二纳米片。可以在第一纳米片或第二纳米片的表面设置环绕其的第一介质层以及第二介质层。第一介质层和第二介质层中的一种为第一类型高k介质层，另一种为第二类型高k介质层。也就是说，无论第一介质层和第二介质层是哪一种类型的高k介质层，都能够极化产生方向相反的电场，从而利用方向相反的电场调控半导体器件的阈值。相较于仅仅利用功函数层对半导体器件的阈值进行控制，利用第一介质层和第二介质层辅助半导体器件进行阈值控制更为精确，能够实现阈值的精细、多级控制及大范围调控，提高器件性能。

公开(公告)号：CN118136666A

公开(公告)日：2024-06-04

申请号：CN202311367875.0

申请日：2023-10-20

申请人： 中国科学院微电子研究所

发明人： 张青竹 ,  李恋恋 ,  都安彦 ,  殷华湘 ,  曹磊 ,  姚佳欣 ,  张兆浩 ,  李庆坤 ,  桑冠荞

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

摘要： 本发明涉及一种空气侧墙堆叠纳米片环栅器件及制备方法。一种空气侧墙堆叠纳米片环栅器件，其包括：表面具有浅沟槽隔离结构的衬底；设置于所述衬底上方的纳米片堆栈部，其中，所述纳米片堆栈部包括多个纳米片形成的叠层，所述纳米片形成的叠层构成多个导电沟道；环绕式栅极，其环绕所述纳米片堆栈部；源漏区，位于所述纳米片堆栈部的相对的两侧，所述源漏区与环绕式栅极之间设置有空侧墙；所述空侧墙内部填充有空气、还原性气体或者惰性气体中的至少一种。本发明实现了全空气侧墙隔离，大幅降低了器件的寄生电容，并且工艺稳定，结构可以精确控制。

公开(公告)号：CN118053851A

公开(公告)日：2024-05-17

申请号：CN202311869432.1

申请日：2023-12-29

申请人： 中国科学院微电子研究所

发明人： 殷华湘 ,  张亚东 ,  张青竹 ,  王飞熊 ,  包运娇

IPC分类号： H01L23/538 ,  H01L27/088 ,  H01L21/8234

摘要： 一种半导体结构及其形成方法，方法包括：提供衬底，具有相对的第一面与第二面；在第一面形成第一晶体管结构，包括：位于第一面表面的第一沟道层、位于第一沟道层表面的第一栅极结构以及分别位于第一栅极结构两侧的第一源漏外延层；提供第二晶体管结构，将第二晶体管结构键合于衬底的第二面，第二晶体管结构包括：键合于第二面的第二沟道层、位于第二沟道层表面的第二栅极结构、以及分别位于第二栅极结构两侧的第二源漏外延层；在第二源漏外延层与衬底内形成第一导电插塞，第一导电插塞与第一源漏外延层电连接；在第一导电插塞和第二栅极结构上形成第一互连层。减小各晶体管结构之间和第一晶体管结构与第一互连层之间距离，提升半导体结构集成度。

公开(公告)号：CN117995903A

公开(公告)日：2024-05-07

申请号：CN202311786481.9

申请日：2023-12-22

申请人： 中国科学院微电子研究所

发明人： 李俊峰 ,  王鹏 ,  桑冠荞 ,  蒋任婕 ,  张航 ,  张青竹 ,  殷华湘 ,  罗军

IPC分类号： H01L29/78 ,  H01L29/16 ,  H01L23/373 ,  H01L21/336

摘要： 本发明涉及一种纳米片环栅晶体管及其制备方法。一种纳米片环栅晶体管，其包括：表面具有浅沟槽隔离结构的衬底；设置于衬底上方的纳米片堆栈部，其中，纳米片堆栈部包括多个纳米片形成的叠层，纳米片形成的叠层构成多个导电沟道，纳米片为石墨烯纳米片；环绕式栅极，其环绕纳米片堆栈部；源漏区，位于纳米片堆栈部的相对的两侧，源漏区与环绕式栅极之间设置有侧墙。发明选用石墨烯作为纳米片环栅晶体管的纳米片沟道可以大幅提高器件的电子传输速度。

公开(公告)号：CN111312819B

公开(公告)日：2024-04-09

申请号：CN201911113939.8

申请日：2019-11-14

申请人： 中国科学院微电子研究所

发明人： 李永亮 ,  程晓红 ,  张青竹 ,  殷华湘 ,  王文武

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明公开了一种堆叠纳米线或片环栅器件，包括：硅衬底；堆叠纳米线或片，形成在硅衬底上方，且沿第一方向延伸，堆叠纳米线或片包括若干上下层叠的纳米线或片；栅堆叠，栅堆叠包围每个堆叠纳米线或片，且沿第二方向延伸，栅堆叠沿第一方向两侧的侧壁上形成有第一侧墙；源/漏区，位于每个栅堆叠沿第一方向的两侧；沟道区，包括位于第一侧墙之间的堆叠纳米线或片；其中，堆叠纳米线或片与硅衬底之间具有向内凹入的凹口结构，凹口结构内形成有隔离物，隔离物能够将堆叠纳米线或片与硅衬底隔离；确保硅基沟道，或，Ge等高迁移率沟道在保持高性能的条件下降低漏电流，从而改善器件特性。同时，本发明还提供一种堆叠纳米线或片环栅器件的制备方法。

公开(公告)号：CN117832258A

公开(公告)日：2024-04-05

申请号：CN202311866497.0

申请日：2023-12-29

申请人： 中国科学院微电子研究所

发明人： 殷华湘 ,  曹磊 ,  李庆坤 ,  张青竹

IPC分类号： H01L29/08 ,  H01L29/10 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 一种半导体结构及其形成方法，方法包括：在衬底表面形成初始沟道结构，包括若干层重叠的初始沟道层以及位于相邻两层初始沟道层之间的牺牲层；形成横跨初始沟道结构的伪栅极结构；在伪栅极结构两侧的初始沟道结构内形成源漏开口，初始沟道层形成沟道层，源漏开口暴露出沟道层侧壁和牺牲层侧壁；对源漏开口暴露出的牺牲层回刻蚀，使牺牲层侧壁相对于源漏开口暴露出的沟道层侧壁凹陷，在相邻两层沟道层之间形成隔离凹槽；在隔离凹槽内形成隔离层，隔离层表面相对于源漏开口暴露出的沟道层侧壁凹陷；在源漏开口内形成源漏掺杂层。隔离层表面相对于源漏开口暴露出的沟道层侧壁凹陷，增大沟道层暴露的面积，降低源漏掺杂层错位生长产生，提升器件性能。

公开(公告)号：CN113206090B

公开(公告)日：2023-12-19

申请号：CN202110300887.6

申请日：2021-03-22

申请人： 中国科学院微电子研究所

发明人： 罗彦娜 ,  殷华湘 ,  吴振华 ,  张青竹 ,  曹磊

IPC分类号： H01L27/092 ,  H01L21/8238

摘要： 本发明涉及一种CFET结构、其制备方法以及应用其的半导体器件，具体为提供基底，在基底上形成基础鳍片结构，在所示基础鳍片上形成第一堆栈部和第二堆栈部，第二堆栈部竖直地堆栈在所述第一堆栈部上；所述第一堆栈部具有至少一个I型沟道结构；所述第二堆栈部具有至少一个II型沟道结构；所述第一堆栈部中I型沟道结构的晶面方向垂直于第二堆栈部中II型沟道结构的晶面方向。形成第一环绕式栅极结构，其设置在所述I型沟道结构周围；形成第二环绕式栅极结构，其设置在所述II型沟道结构周围。与现有技术相比，本发明有益的技术效果为：本发明利用侧墙掩蔽与选择性分步刻蚀结合的方法，实现Vertical Nano‑sheet与Horizontal Nano‑sheet的垂直集成，达到同时优化NMOS与PMOS沟道晶向的目的，实现在单一晶圆上NMOS与PMOS的性能同时优化。

公开(公告)号：CN116314281A

公开(公告)日：2023-06-23

申请号：CN202310157389.X

申请日：2023-02-23

申请人： 中国科学院微电子研究所

发明人： 殷华湘 ,  赵朋 ,  吴振华 ,  张青竹 ,  姚佳欣

IPC分类号： H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28 ,  H01L23/367 ,  B82Y40/00

摘要： 本申请提供一种半导体器件及其制造方法，包括衬底和设置于衬底一侧的源极、漏极和沟道结构，衬底包括底部鳍片结构，沿着第一方向，底部栅极设置于底部鳍片结构的两侧，底部栅极沿着垂直于衬底所在平面的方向进行延伸并和顶部栅极连接，也就是说，通过在底部鳍片结构周围设置底部栅极，实现利用底部栅极对底部鳍片结构的导电控制，既可以增大半导体器件在开态时的导电电流，也可以降低半导体器件在闭态时的漏电流，此外，由于顶部栅极和底部栅极连接，沟道结构中的热量可以利用顶部栅极和底部栅极传导至衬底中，增强半导体器件的散热效果，提高最终制造得到的半导体器件的性能。

公开(公告)号：CN115799335A

公开(公告)日：2023-03-14

申请号：CN202211540309.0

申请日：2022-11-30

申请人： 中国科学院微电子研究所

发明人： 姚佳欣 ,  魏延钊 ,  张青竹 ,  殷华湘

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L29/40 ,  H01L29/06

摘要： 本申请提供一种堆叠纳米片GAA‑FET器件及其制作方法，在衬底上形成第一半导体层和第二半导体层交替层叠的堆叠层；刻蚀堆叠层形成鳍；从外向内刻蚀第一半导体层两端的部分区域，在第一半导体层两端形成第二侧墙；去除第一半导体层释放纳米片沟道，第二半导体层作为沟道；横向刻蚀第二侧墙和沟道的交叠区域形成空隙；在空隙中形成界面氧化层和第一高k介质层；在第一高k介质层和第二侧墙之间，以及环绕沟道形成第二高k介质层，并形成包围沟道的金属栅。在沟道和第二侧墙之间形成界面氧化层、第一高k介质层和第二高k介质层，抑制金属栅产生的电场向源漏区和沟道的交叠区域传导，减弱交叠区域的电场强度，抑制带带隧穿漏电，避免器件关态漏电。