-
公开(公告)号：CN114497028A
公开(公告)日：2022-05-13
申请号：CN202111482407.9
申请日：2021-12-06
申请人： 中国科学院微电子研究所
IPC分类号： H01L27/02 , H01L21/3105
摘要： 本公开提供一种半导体集成电路器件及其制作方法、电子设备，其中半导体集成电路器件包括：半导体衬底，具有在其中设置的至少一对相邻的第一区域，以及在相邻的一对第一区域之间设置的第二区域；其中，在所述第一区域中具有Dummy图案。该半导体集成电路器件，通过在低的图案密度区域中增加Dummy图案，避免半导体集成电路器件在经过化学机械抛光后，表面出现蝶形缺陷，进而提高了半导体集成电路器件制备过程中的效率和良率。
-
公开(公告)号：CN118136665A
公开(公告)日：2024-06-04
申请号：CN202311363144.9
申请日：2023-10-20
申请人： 中国科学院微电子研究所
摘要： 本发明涉及一种空气侧墙堆叠纳米片环栅器件及制备方法。一种空气侧墙堆叠纳米片环栅器件，其包括：衬底，所述衬底上设有第一介质层；所述第一介质层内设有空隙阵列，所述空隙阵列包括多个空隙单元，每个空隙单元在所述衬底上方呈鳍式；设置于所述空隙单元上方的纳米片堆栈部，其中，所述纳米片堆栈部包括多个纳米片形成的叠层，所述纳米片形成的叠层构成多个导电沟道；环绕式栅极，其环绕所述纳米片堆栈部；源漏区，位于所述纳米片堆栈部的相对的两侧，所述源漏区与环绕式栅极之间设置有空侧墙；所述空隙阵列内部和所述空侧墙内部填充有空气、还原性气体或者惰性气体中的至少一种。本发明实现了全空气侧墙隔离，大幅降低了器件的寄生电容，并且工艺稳定，结构可以精确控制。
-
公开(公告)号：CN118571928A
公开(公告)日：2024-08-30
申请号：CN202410749518.9
申请日：2024-06-11
申请人： 中国科学院微电子研究所
IPC分类号： H01L29/775 , H01L21/335 , H01L29/417 , H01L29/06
摘要： 本申请公开了一种半导体器件及其制备方法、电子设备，该半导体器件包括衬底、沟道层堆栈部、环绕式栅极、源漏功能部和侧墙结构，沟道层堆栈部形成于衬底一侧，包括沿衬底的厚度方向排列的多个沟道层，沟道层的长度方向垂直于衬底的厚度方向，沟道层包括沿长度方向排列的第一端、中间段和第二端；环绕式栅极环绕中间段；侧墙结构，包括第一侧墙和第二侧墙，第一侧墙位于相邻沟道层的第一端之间以及相邻沟道层的第二端之间，第一侧墙包括空腔；第二侧墙位于沟道层堆栈部背离衬底一侧，且沿长度方向位于环绕式栅极两侧，第一侧墙的材质的介电常数高于第二侧墙的材质的介电常数。本申请提供的半导体器件可实现寄生电容与驱动性能的兼顾。
-
公开(公告)号：CN115831752A
公开(公告)日：2023-03-21
申请号：CN202211501202.5
申请日：2022-11-28
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/336 , H01L29/78
摘要： 本申请提供了一种半导体器件及其制备方法，该器件包括：第二部分衬底；位于第二部分衬底一侧的空洞层；位于空洞层远离第二部分衬底一侧的纳米片堆叠层；纳米片堆叠层包括多个纳米片形成的叠层；纳米片由半导体材料形成；纳米片形成的叠层构成多个导电沟道；环绕纳米片堆叠层周围的环绕式栅极；源漏极，位于纳米片堆叠层两端；源漏极的材料为掺杂导电元素的半导体材料。从而本申请通过设置空洞层，能够避免底部寄生沟道效应的影响，从而降低泄露电流和栅极电容的影响，能够进一步增加器件的电学性能。能很好的解决堆叠纳米片中自热效应带来的影响。有效的降低了漏致势垒降低效应，提高了亚阈值斜率、开关比等参数。
-
公开(公告)号：CN112649699B
公开(公告)日：2021-08-10
申请号：CN202011455709.2
申请日：2020-12-10
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 中国科学院微电子研究所
IPC分类号： G01R31/08
摘要： 本发明涉及芯片测试领域，提供一种确定器件故障点的测试方法及装置。所述确定器件故障点的测试方法包括：按时间顺序对器件的介质层施加恒定电压和脉冲电压；监测所述脉冲电压的变化情况，根据所述脉冲电压的变化情况确定所述器件的介质层是否被击穿；在确定所述器件的介质层被击穿这一时刻停止施加所述脉冲电压，根据所述介质层的击穿情况确定所述器件最早发生故障的故障点。本发明在器件介质层被击穿的最早时期，能够立即感知到电压的变化，并立即停止施加电压。此时器件介质层击穿损坏不严重，可根据损坏情况精确定位器件最早发生故障的故障点的位置，从而分析出导致失效的具体原因，促进设计改进和制造工艺改进。
-
公开(公告)号：CN112731073A
公开(公告)日：2021-04-30
申请号：CN202011455731.7
申请日：2020-12-10
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 中国科学院微电子研究所 , 中国科学院大学
IPC分类号： G01R31/12
摘要： 本发明涉及芯片测试领域，提供一种用于经时击穿测试的探针卡以及经时击穿测试方法。所述用于经时击穿测试的探针卡包括：印制电路板以及设置于所述印制电路板的探针，所述印制电路板设有用于输入经时击穿测试信号的输入端，还包括限流元件，所述探针的第一端通过所述限流元件连接所述印制电路板的输入端，所述探针的第二端用于输出所述经时击穿测试信号。本发明通过限流元件吸收器件栅氧化层被击穿时的瞬间大电流，防止器件内部的其它结构被损坏(击穿)，这种情况下器件处于早期损坏，容易确定早期损坏故障点的位置，有助于确定可靠性失效的根本原因。
-
公开(公告)号：CN118136666A
公开(公告)日：2024-06-04
申请号：CN202311367875.0
申请日：2023-10-20
申请人： 中国科学院微电子研究所
摘要： 本发明涉及一种空气侧墙堆叠纳米片环栅器件及制备方法。一种空气侧墙堆叠纳米片环栅器件，其包括：表面具有浅沟槽隔离结构的衬底；设置于所述衬底上方的纳米片堆栈部，其中，所述纳米片堆栈部包括多个纳米片形成的叠层，所述纳米片形成的叠层构成多个导电沟道；环绕式栅极，其环绕所述纳米片堆栈部；源漏区，位于所述纳米片堆栈部的相对的两侧，所述源漏区与环绕式栅极之间设置有空侧墙；所述空侧墙内部填充有空气、还原性气体或者惰性气体中的至少一种。本发明实现了全空气侧墙隔离，大幅降低了器件的寄生电容，并且工艺稳定，结构可以精确控制。
-
公开(公告)号：CN115732327A
公开(公告)日：2023-03-03
申请号：CN202211501192.5
申请日：2022-11-28
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/336 , H01L29/78 , H01L23/473
摘要： 本申请提供了一种半导体器件及其制备方法，该器件包括：第一部分衬底；位于第一部分衬底一侧的液体层；位于液体层远离第一部分衬底一侧的第二部分衬底；位于第一部分衬底远离液体层一侧的纳米片堆叠层；纳米片堆叠层包括多个纳米片形成的叠层；纳米片由半导体材料形成；纳米片形成的叠层构成多个导电沟道；环绕纳米片堆叠层周围的环绕式栅极；源漏极，位于纳米片堆叠层两端；源漏极的材料为掺杂导电元素的半导体材料。从而本申请利用液态介质进行填充，大大降低了介质的热导率，能够有效的提升器件的热传导，改善器件的自热效应，从而提升器件的电性能。
-
公开(公告)号：CN115295538A
公开(公告)日：2022-11-04
申请号：CN202210950215.4
申请日：2022-08-09
申请人： 中国科学院微电子研究所
摘要： 本发明涉及一种MIM电容及其制备方法。一种MIM电容，其包括：半导体衬底；所述半导体衬底上设有至少一条沟槽，所述沟槽的边缘呈棘状突出结构；所述沟槽内部由下至上依次填充有第一导电层、介质层、第二导电层和金属填充层，并且所述第一导电层覆盖所述沟槽的所有底表面。本发明没有类似传统平面MIM电容需要经历刻蚀的问题，也不会产生应力而导致的分层隆起问题，还可以根据需要进行电容量扩展，提高集成度。
-
公开(公告)号：CN116031301A
公开(公告)日：2023-04-28
申请号：CN202211490576.1
申请日：2022-11-25
申请人： 中国科学院微电子研究所
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本申请实施例提供了一种半导体器件及其制造方法，半导体器件包括衬底，设置于衬底一侧的源极，漏极和沟道结构，沟道结构位于源极和漏极之间，沟道结构包括多个纳米片形成的叠层，栅极，栅极环绕纳米片，空腔，空腔至少位于沟道结构和衬底之间，空腔由沟道结构、源极、漏极和衬底围绕形成，也就是说，沟道结构、源极和漏极下方为空腔，没有接触的膜层，构成了全浮空结构，可以大幅改善半导体器件的栅控性能，减小半导体器件亚阈值摆幅、降低漏电流和寄生电容，增加驱动电流，提高半导体器件的性能。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.031 秒)