公开(公告)号：CN118412271A

公开(公告)日：2024-07-30

申请号：CN202311451207.6

申请日：2023-11-02

申请人： 北京超弦存储器研究院 ,  中国科学院微电子研究所

发明人： 高建峰 ,  杨帅 ,  刘金彪 ,  刘卫兵 ,  李俊峰 ,  罗军 ,  项金娟

IPC分类号： H01L21/225 ,  H01L21/56 ,  H01L29/167 ,  H01L23/29 ,  H01L23/31 ,  H01L29/06

摘要： 本发明涉及半导体制备技术领域，尤其是涉及一种三维结构保形性硼掺杂方法及其应用，去除硅基三维衬底表面自然氧化层；在硅基三维衬底表面形成辅助层；在氧化铝辅助层上形成氧化硼薄膜；在氧化硼薄膜表面覆盖钝化层；利用激光或快速退火将含氧化硼的硼杂质穿过辅助层推进到硅基底中，以对硅基衬底进行掺杂。一方面通过筛选合适的硼源前驱体和氧化剂，解决了氧化硼存在的形核难、一定厚度后不能成膜的问题，另一方面选择氧化铝作为钝化层，可保护氧化硼薄膜不受损，进而在激光或快速退火过程中能够实现无损伤扩散掺杂。本发明不仅解决了等离子体增强ALD在三维结构沉积上存在阴影效应不能实现保形沉积的问题，而且消除了等离子体对器件的损伤等问题。

公开(公告)号：CN116666354A

公开(公告)日：2023-08-29

申请号：CN202210146264.2

申请日：2022-02-17

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 卞成洙 ,  项金娟 ,  贺晓彬 ,  李亭亭 ,  杨帅

IPC分类号： H01L23/528 ,  H01L21/768

摘要： 本发明公开一种半导体器件及其制造方法，涉及半导体技术领域，通过在基底所包括的隔离结构内开设沟槽图形，以消除基底翘曲，从而防止电路结构的形状变形，使得半导体器件具有稳定的工作性能。所述半导体器件包括基底。基底包括隔离结构以及至少两个电路结构。隔离结构覆盖在至少两个电路结构上。隔离结构内开设有沟槽图形。至少两个电路结构位于沟槽图形围成的区域内。沟槽图形用于消除基底翘曲。所述半导体器件的制造方法用于制造上述技术方案提供的半导体器件。

公开(公告)号：CN115768127A

公开(公告)日：2023-03-07

申请号：CN202211292036.2

申请日：2022-10-21

申请人： 中国科学院微电子研究所

发明人： 殷华湘 ,  田国良 ,  许高博 ,  吴振华 ,  杨帅

IPC分类号： H10B53/00

摘要： 本发明涉及一种用于多态存储的非易失性反铁电存储器及其制备方法。一种用于多态存储的非易失性反铁电存储器，其包括由下至上的：衬底，底电极，第一中间层，第二中间层，顶电极；其中，所述第一中间层和所述第二中间层中的一个为反铁电层，另一个为半导体层。本发明引入双向变化的内建电场，从而能从而在单个存储单元内实现2‑bit(4态)的存储能力。

公开(公告)号：CN115747764A

公开(公告)日：2023-03-07

申请号：CN202111029417.7

申请日：2021-09-02

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 李殷廷 ,  金东盱 ,  项金娟 ,  刘青 ,  李亭亭 ,  杨帅

IPC分类号： C23C16/455 ,  C23C16/52

摘要： 本发明公开一种原子层沉积设备、方法以及半导体制造系统，涉及半导体器件技术领域，以提供一种可以在对晶圆进行膜层沉积时，使晶圆表面各个区域的膜层厚度相同的原子层沉积设备。该原子层沉积设备，包括处理腔室、喷嘴组件、厚度检测器以及与喷嘴组件和膜层厚度检测器通信的处理器。喷嘴组件位于处理腔室内，与沉积气体源连通，且喷嘴组件与处理腔室内的晶圆相对设置。厚度检测器用于检测晶圆不同区域沉积的膜层厚度，并将晶圆不同区域沉积的膜层厚度发送给控制器。控制器用于根据晶圆不同区域沉积的膜层厚度，控制喷嘴组件向晶圆的不同区域提供不同流量的沉积气体。