利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

17 条记录 (耗时 0.029 秒)

    一种半导体器件及其制造方法
    2.
    发明公开
    一种半导体器件及其制造方法 审中-实审

    公开(公告)号：CN117855275A

    公开(公告)日：2024-04-09

    申请号：CN202311665962.4

    申请日：2023-12-06

    申请人： 中国科学院微电子研究所

    发明人： 张青竹 ,  桑冠荞 ,  殷华湘 ,  李庆坤 ,  田国良 ,  秦旭磊

    IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

    摘要： 本申请提供一种半导体器件及其制造方法，半导体器件包括：衬底，设置于衬底一侧的源极、漏极、栅极和沟道结构，沟道结构包括多个纳米片形成的叠层，栅极环绕纳米片。沟道结构和源极以及漏极之间分别具有隔离结构，这样就可以利用隔离结构抑制亚Fin沟道漏电，从而降低器件关态漏电流。并且隔离结构的材料和纳米片的材料相同，隔离结构的掺杂浓度大于纳米片的掺杂浓度，隔离结构延伸至衬底，这样可以降低源极和漏极之间通过由于衬底形成的底部鳍片进行的能带隧穿导致的漏电流，进一步降低器件关态漏电流，提高器件整体性能。

    一种半导体器件及制备方法
    3.
    发明授权
    一种半导体器件及制备方法 有权

    公开(公告)号：CN113192891B

    公开(公告)日：2024-01-09

    申请号：CN202110466171.3

    申请日：2021-04-28

    申请人： 中国科学院微电子研究所

    发明人： 许高博 ,  殷华湘 ,  徐秋霞 ,  田国良 ,  颜刚平 ,  翟琼华 ,  丁明正

    IPC分类号： H01L21/8238 ,  H01L27/092

    摘要： 本发明公开了一种半导体器件及制备方法，所述方法包括：提供衬底，所述衬底已形成有P阱、N阱及隔离结构；在所述衬底上依次形成高K栅介质层、金属栅电极层和功函数调节层，其中，所述P阱和所述N阱上方的所述金属栅电极层为同一材料；向所述高K栅介质层、所述金属栅电极层及所述功函数调节层掺杂，以获得P型器件与N型器件栅极的不相同的预设功函数；形成栅极堆叠，并制备源漏区。

    一种HfO2基铁电薄膜及其沉积方法
    4.
    发明授权
    一种HfO2基铁电薄膜及其沉积方法 有权

    公开(公告)号：CN113178477B

    公开(公告)日：2022-07-22

    申请号：CN202110262011.7

    申请日：2021-03-10

    申请人： 中国科学院微电子研究所

    发明人： 田国良 ,  许高博 ,  殷华湘 ,  项金娟

    IPC分类号： H01L29/24 ,  H01L21/02

    摘要： 本发明涉及一种HfO2基铁电薄膜及其沉积方法。一种HfO2基铁电薄膜的沉积方法包括：在半导体载体表面形成一层羟基；然后依次沉积铪的氮氧化物薄膜、其他元素的氮氧化物薄膜，或者沉积依次其他元素的氮氧化物薄膜、铪的氮氧化物薄膜；沉积顶电极；退火；其中，所述铪的氮氧化物薄膜由铪前驱体与NH3、氧化剂反应生成；所述其他元素的氮氧化物薄膜由其他元素的前驱体与NH3、氧化剂反应生成，并且其他元素选自Al、Zr、La、Gd和Si中至少一种。本发明能够有效地减少氧化铪基铁电薄膜中的氧空位缺陷，从而提升其可靠性。

    硅基探测器及其制作方法
    5.
    发明公开
    硅基探测器及其制作方法 有权

    公开(公告)号：CN113299785A

    公开(公告)日：2021-08-24

    申请号：CN202110367441.5

    申请日：2021-04-06

    申请人： 中国科学院微电子研究所

    发明人： 许高博 ,  翟琼华 ,  丁明正 ,  傅剑宇 ,  孙朋 ,  殷华湘 ,  颜刚平 ,  田国良

    IPC分类号： H01L31/107 ,  H01L31/0352 ,  H01L31/18

    摘要： 本发明提供了一种硅基探测器及其制作方法，该硅基探测器包括衬底以及设置在所述衬底上的器件结构层，所述器件结构层包括沿垂直所述衬底平面方向向上依次设置的吸收层、增益层、第一电荷层、第二电荷层和接触层；所述器件结构层还包括环状结区，所述环状结区位于所述吸收层上方，且套设在所述增益层、所述第一电荷层、所述第二电荷层和所述接触层的边缘外侧；所述环状结区与所述吸收层、第一电荷层和第二电荷层的掺杂类型均不同。该硅基探测器通过引入第二电荷层可以有效增加增益区的深度，提高器件的耗尽电压与击穿电压，获得合适的增益与较高的时间分辨，同时能够减少探测器对高能离子注入等极端工艺和设备的依赖。

    半导体集成电路器件及其制作方法、电子设备
    7.
    发明公开
    半导体集成电路器件及其制作方法、电子设备 审中-实审

    公开(公告)号：CN114497028A

    公开(公告)日：2022-05-13

    申请号：CN202111482407.9

    申请日：2021-12-06

    申请人： 中国科学院微电子研究所

    发明人： 李恋恋 ,  都安彦 ,  田国良 ,  杨红 ,  罗军 ,  王文武

    IPC分类号： H01L27/02 ,  H01L21/3105

    摘要： 本公开提供一种半导体集成电路器件及其制作方法、电子设备，其中半导体集成电路器件包括：半导体衬底，具有在其中设置的至少一对相邻的第一区域，以及在相邻的一对第一区域之间设置的第二区域；其中，在所述第一区域中具有Dummy图案。该半导体集成电路器件，通过在低的图案密度区域中增加Dummy图案，避免半导体集成电路器件在经过化学机械抛光后，表面出现蝶形缺陷，进而提高了半导体集成电路器件制备过程中的效率和良率。

    一种具有功能可重构的神经形态晶体管及其制备方法
    8.
    发明公开
    一种具有功能可重构的神经形态晶体管及其制备方法 审中-实审

    公开(公告)号：CN115939196A

    公开(公告)日：2023-04-07

    申请号：CN202211271159.8

    申请日：2022-10-17

    申请人： 中国科学院微电子研究所

    发明人： 殷华湘 ,  田国良 ,  许高博 ,  吴振华

    IPC分类号： H01L29/51 ,  H01L29/40 ,  H01L29/78 ,  H01L21/336

    摘要： 本发明涉及一种具有功能可重构的神经形态晶体管及其制备方法。一种具有功能可重构的神经形态晶体管，其包括由下至上依次堆叠的：衬底、介质隔离层、第一栅层、第一介质层、沟道层、第二介质层、第二栅层；并且所述第一介质层和所述第二介质层中的其中一个为铁电介质层，另一个为反铁电介质层；所述沟道层的两端分别设有源极层和漏极层。本发明解决了现有神经形态晶体管功能单一的问题，能够利用双栅结构分别控制对沟道电导的调制，可以在单个晶体管内实现脉冲神经元和神经突触功能。