-
公开(公告)号：CN110867373B
公开(公告)日：2023-02-17
申请号：CN201810989180.9
申请日：2018-08-28
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/306 , B82Y40/00
摘要： 本发明实施例提供一种刻蚀方法，该方法包括：提供包括利用改性剂在半导体材料层的表面的选定区域上形成一个或若干个原子层厚度的改性层；以及去除所述改性层。该方法实现了对半导体加工时的刻蚀厚度的精确控制，同时提高了刻蚀速率。
-
公开(公告)号：CN114497028A
公开(公告)日：2022-05-13
申请号：CN202111482407.9
申请日：2021-12-06
申请人： 中国科学院微电子研究所
IPC分类号： H01L27/02 , H01L21/3105
摘要： 本公开提供一种半导体集成电路器件及其制作方法、电子设备，其中半导体集成电路器件包括：半导体衬底，具有在其中设置的至少一对相邻的第一区域，以及在相邻的一对第一区域之间设置的第二区域；其中，在所述第一区域中具有Dummy图案。该半导体集成电路器件，通过在低的图案密度区域中增加Dummy图案，避免半导体集成电路器件在经过化学机械抛光后，表面出现蝶形缺陷，进而提高了半导体集成电路器件制备过程中的效率和良率。
-
公开(公告)号：CN110739206A
公开(公告)日：2020-01-31
申请号：CN201911021383.X
申请日：2019-10-25
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/02 , H01L21/28 , H01L21/311 , H01L21/3205 , H01L21/3213 , H01L29/10
摘要： 本发明实施例提供一种基板及其制备方法，涉及半导体领域，可使阻挡层中各个阻挡部的高度差减小，从而有利于后续形成栅极。一种基板的制备方法，包括：在衬底上形成包括多个绝缘条的第一绝缘层；所有绝缘条中宽度最小的绝缘条为第一绝缘条、其余绝缘条为第二绝缘条；在第一绝缘层背离衬底一侧形成刻蚀保护层；沿第二方向，刻蚀保护层露出至少部分第二绝缘条的一侧边沿；对第一绝缘层进行部分刻蚀；在第二绝缘层背离衬底一侧形成第三绝缘层；去除第二绝缘层，并依次在第三绝缘层背离衬底一侧沉积阻挡薄膜和辅助平坦薄膜；对辅助平坦薄膜进行刻蚀，形成辅助平坦层；利用辅助平坦层作为硬掩模，对阻挡薄膜进行刻蚀，形成阻挡层。
-
公开(公告)号：CN118136665A
公开(公告)日：2024-06-04
申请号：CN202311363144.9
申请日：2023-10-20
申请人： 中国科学院微电子研究所
摘要： 本发明涉及一种空气侧墙堆叠纳米片环栅器件及制备方法。一种空气侧墙堆叠纳米片环栅器件，其包括：衬底，所述衬底上设有第一介质层；所述第一介质层内设有空隙阵列，所述空隙阵列包括多个空隙单元，每个空隙单元在所述衬底上方呈鳍式；设置于所述空隙单元上方的纳米片堆栈部，其中，所述纳米片堆栈部包括多个纳米片形成的叠层，所述纳米片形成的叠层构成多个导电沟道；环绕式栅极，其环绕所述纳米片堆栈部；源漏区，位于所述纳米片堆栈部的相对的两侧，所述源漏区与环绕式栅极之间设置有空侧墙；所述空隙阵列内部和所述空侧墙内部填充有空气、还原性气体或者惰性气体中的至少一种。本发明实现了全空气侧墙隔离，大幅降低了器件的寄生电容，并且工艺稳定，结构可以精确控制。
-
公开(公告)号：CN114464574A
公开(公告)日：2022-05-10
申请号：CN202111618101.1
申请日：2021-12-27
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/8238 , H01L27/092
摘要： 本发明涉及一种利用浅槽沟道隔离制造电源线的方法。一种利用浅槽沟道隔离制造电源线的方法，包括下列步骤：提供基底，所述基底包括PMOS区域和NMOS区域，所述PMOS区域用于形成PMOS管，所述NMOS区域用于形成NMOS管；在所述PMOS区域和所述NMOS区域形成鳍片；在所述鳍片间填充隔离材料，形成浅沟槽隔离；在所述浅沟槽隔离中刻蚀出沟槽；在所述沟槽内掩埋电源线。进行后续工艺。本发明在浅沟槽隔离中预先掩埋电源线，避免了后制程中金属线过于拥挤导致的宽度受限、光刻工艺窗口小、电流短路、散热差等问题，进而缩小了标准单元面积，提高了性能。
-
公开(公告)号：CN110739206B
公开(公告)日：2022-03-11
申请号：CN201911021383.X
申请日：2019-10-25
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/02 , H01L21/28 , H01L21/311 , H01L21/3205 , H01L21/3213 , H01L29/10
摘要： 本发明实施例提供一种基板及其制备方法，涉及半导体领域，可使阻挡层中各个阻挡部的高度差减小，从而有利于后续形成栅极。一种基板的制备方法，包括：在衬底上形成包括多个绝缘条的第一绝缘层；所有绝缘条中宽度最小的绝缘条为第一绝缘条、其余绝缘条为第二绝缘条；在第一绝缘层背离衬底一侧形成刻蚀保护层；沿第二方向，刻蚀保护层露出至少部分第二绝缘条的一侧边沿；对第一绝缘层进行部分刻蚀；在第二绝缘层背离衬底一侧形成第三绝缘层；去除第二绝缘层，并依次在第三绝缘层背离衬底一侧沉积阻挡薄膜和辅助平坦薄膜；对辅助平坦薄膜进行刻蚀，形成辅助平坦层；利用辅助平坦层作为硬掩模，对阻挡薄膜进行刻蚀，形成阻挡层。
-
公开(公告)号：CN110867373A
公开(公告)日：2020-03-06
申请号：CN201810989180.9
申请日：2018-08-28
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/306 , B82Y40/00
摘要： 本发明实施例提供一种刻蚀方法，该方法包括：提供包括利用改性剂在半导体材料层的表面的选定区域上形成一个或若干个原子层厚度的改性层；以及去除所述改性层。该方法实现了对半导体加工时的刻蚀厚度的精确控制，同时提高了刻蚀速率。
-
公开(公告)号：CN118136666A
公开(公告)日：2024-06-04
申请号：CN202311367875.0
申请日：2023-10-20
申请人： 中国科学院微电子研究所
摘要： 本发明涉及一种空气侧墙堆叠纳米片环栅器件及制备方法。一种空气侧墙堆叠纳米片环栅器件，其包括：表面具有浅沟槽隔离结构的衬底；设置于所述衬底上方的纳米片堆栈部，其中，所述纳米片堆栈部包括多个纳米片形成的叠层，所述纳米片形成的叠层构成多个导电沟道；环绕式栅极，其环绕所述纳米片堆栈部；源漏区，位于所述纳米片堆栈部的相对的两侧，所述源漏区与环绕式栅极之间设置有空侧墙；所述空侧墙内部填充有空气、还原性气体或者惰性气体中的至少一种。本发明实现了全空气侧墙隔离，大幅降低了器件的寄生电容，并且工艺稳定，结构可以精确控制。
-
公开(公告)号：CN115732327A
公开(公告)日：2023-03-03
申请号：CN202211501192.5
申请日：2022-11-28
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/336 , H01L29/78 , H01L23/473
摘要： 本申请提供了一种半导体器件及其制备方法，该器件包括：第一部分衬底；位于第一部分衬底一侧的液体层；位于液体层远离第一部分衬底一侧的第二部分衬底；位于第一部分衬底远离液体层一侧的纳米片堆叠层；纳米片堆叠层包括多个纳米片形成的叠层；纳米片由半导体材料形成；纳米片形成的叠层构成多个导电沟道；环绕纳米片堆叠层周围的环绕式栅极；源漏极，位于纳米片堆叠层两端；源漏极的材料为掺杂导电元素的半导体材料。从而本申请利用液态介质进行填充，大大降低了介质的热导率，能够有效的提升器件的热传导，改善器件的自热效应，从而提升器件的电性能。
-
公开(公告)号：CN115295538A
公开(公告)日：2022-11-04
申请号：CN202210950215.4
申请日：2022-08-09
申请人： 中国科学院微电子研究所
摘要： 本发明涉及一种MIM电容及其制备方法。一种MIM电容，其包括：半导体衬底；所述半导体衬底上设有至少一条沟槽，所述沟槽的边缘呈棘状突出结构；所述沟槽内部由下至上依次填充有第一导电层、介质层、第二导电层和金属填充层，并且所述第一导电层覆盖所述沟槽的所有底表面。本发明没有类似传统平面MIM电容需要经历刻蚀的问题，也不会产生应力而导致的分层隆起问题，还可以根据需要进行电容量扩展，提高集成度。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.026 秒)