-
公开(公告)号：CN107481948A
公开(公告)日：2017-12-15
申请号：CN201610403191.5
申请日：2016-06-08
发明人： 李莹
摘要： 本发明提供一种用于同时检测多个底部接触塞的工艺窗口的版图结构，包括：电连接测试衬垫的多个第一金属层，所述第一金属层按相同间距呈横向排列，所述第一金属层的走向和特征尺寸与相变材料层的走向和特征尺寸一致；电连接有源区的多个第二金属层，位于所述版图结构中央位置之外的所述第二金属层彼此隔离，所述第二金属层的走向与所述第一金属层的走向相垂直。根据本发明，可以全面有效的检测底部接触塞的工艺窗口，提升工艺的可靠性。
-
公开(公告)号：CN103296049B
公开(公告)日：2016-01-06
申请号：CN201210053872.5
申请日：2012-03-02
申请人： 中芯国际集成电路制造(上海)有限公司
摘要： 本发明提供一种相变存储器及其制造方法，所述相变存储器包括：衬底，位于衬底上的存储单元阵列和电路单元，所述电路单元位于所述存储单元阵列周围，所述相变存储器还包括位于所述存储单元阵列和所述电路单元之间的、围绕所述存储单元阵列的沟槽隔离结构。所述相变存储器的制造方法，包括：提供衬底；在衬底上的存储单元区域形成存储单元阵列；在衬底上形成围绕所述存储单元阵列的沟槽隔离结构；在衬底上沟槽隔离结构的周围区域形成电路单元。所述沟槽隔离结构可以使所述存储单元阵列和所述电路单元之间绝缘，可以减小存储单元阵列和电路单元之间的寄生二极管，以提高相变存储器的性能。
-
公开(公告)号：CN103296201B
公开(公告)日：2015-06-03
申请号：CN201210053852.8
申请日：2012-03-02
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L45/00
摘要： 一种相变存储器底部接触结构的制作方法，包括：提供至少形成有包埋在第一介电层中的导电插塞的半导体衬底；在导电插塞及第一介电层上形成第二介电层；形成暴露部分导电插塞的沟槽；在第二介电层、沟槽内淀积导电层；利用光刻工艺在沟槽外的导电层上定义出垂直沟槽的条状区域，保留位于导电插塞及该条状区域上的导电层，去除其它区域的导电层；在沟槽内填充第三介电层，并CMP去除沟槽外的第三介电层及导电层。本发明还提供了上述方法形成的相变存储器底部接触结构以及相变存储器的结构及其制作方法。采用本发明的技术方案，实现了在45nm工艺下，制作小于45nm的相变层底部接触结构。
-
公开(公告)号：CN104347480A
公开(公告)日：2015-02-11
申请号：CN201310324013.X
申请日：2013-07-29
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 李莹
IPC分类号： H01L21/768
CPC分类号： H01L21/76898 , H01L21/76829
摘要： 本发明公开了一种半导体结构的制造方法。包括提供前端结构，所述前端结构至少包括金属互连线及覆盖所述金属互连线的第一氧化层；在所述前端结构依上次形成一阻挡层和第二氧化层，并刻蚀形成开口，暴露出每条所述金属互连线的一部分；然后形成刀片电极层，所述刀片电极层与所述金属互连线相连接；之后填充第三氧化层并去除位于所述阻挡层之上的各层结构，形成刀片电极。可见，在本发明的制造方法中，加入了一层阻挡层，从而在去除氧化层等结构时，能够有效的保护刀片电极，防止其被剥离或者受到损坏，也有效的控制了晶圆边缘区域和中心区域的刀片电极厚度的非均一性，提高了良率。
-
公开(公告)号：CN103855300A
公开(公告)日：2014-06-11
申请号：CN201210513905.X
申请日：2012-12-04
申请人： 中芯国际集成电路制造(上海)有限公司
CPC分类号： H01L45/06 , H01L45/1233 , H01L45/124 , H01L45/1253 , H01L45/144 , H01L45/1683
摘要： 一种相变存储器及其形成方法，其中所述相变存储器的形成方法包括：提供半导体衬底、位于半导体衬底表面的第一介质层，位于所述半导体衬底表面、第一介质层内的环形电极，所述环形电极上表面与所述第一介质层表面齐平，且所述第一介质层填充所述环形电极内部；形成覆盖所述第一介质层和环形电极的第二介质层；在所述第二介质层内形成第一开口，所述第一开口暴露部分所述环形电极上表面；在所述第一开口内形成相变层。本发明相变存储器的形成方法，环形电极和相变层的接触面积小于环形电极的顶表面的面积，相变存储器操作功耗低。
-
公开(公告)号：CN103840078A
公开(公告)日：2014-06-04
申请号：CN201210492217.X
申请日：2012-11-27
申请人： 中芯国际集成电路制造(上海)有限公司
摘要： 一种相变存储器的制作方法，包括：提供半导体衬底，所述半导体衬底包括相变存储器区和外围电路区，所述外围电路区的半导体衬底上具有外围电路晶体管的栅极；形成相变存储器的底部电极的下电极部和外围电路晶体管的第一接触孔；形成所述相变存储器的底部电极的上电极部和外围电路晶体管的第二接触孔，所述上电极部位于所述下电极部上并互相连通，所述第二接触孔位于所述第一接触孔上并互相连通，所述上电极部的径宽小于所述下电极部的径宽；形成所述相变存储器的相变层；形成连接所述第二接触孔的沟槽和部分暴露所述相变层的通孔。这样的相变存储器的制作方法能确保第二接触孔中填充的导电材料不会出现填充空洞，保证了器件的有效工作。
-
公开(公告)号：CN105448347B
公开(公告)日：2018-10-23
申请号：CN201410415020.5
申请日：2014-08-21
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 李莹
摘要： 本申请公开了一种相变存储器的测试方法，该测试方法包括以下步骤：读取相变存储器中的相变材料的相状态，并记为第一相态；向相变存储器施加第一组脉冲信号，设定第一组脉冲信号的信号幅度的参考上限值为Ka，设定第1次脉冲信号的信号幅度为Kb，并读取每次施加第一组脉冲信号之后的相变材料的相状态；向相变存储器施加信号幅度Kn＝Kb+c(n‑1)Kb的第n次脉冲信号，且如果Kn＜Ka且相变材料的相状态转变为第二相态，说明相变材料由第一相态转向第二相态的工作正常，如果Kn＞Ka且相变材料的相状态未转变为第二相态，说明相变材料由第一相态转向第二相态的工作不正常。该方法能够检测出相变存储器中的相转变工作是否正常。
-
公开(公告)号：CN104518084B
公开(公告)日：2017-11-03
申请号：CN201310460164.8
申请日：2013-09-29
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 李莹
IPC分类号： H01L45/00
CPC分类号： H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/1683
摘要： 一种相变存储器及其形成方法，所述相变存储器的形成方法包括：提供衬底，所述衬底内具有底部电极，所述底部电极的表面与衬底表面齐平；在所述衬底和底部电极表面形成掩膜层；在所述掩膜层内形成第一开口，所述第一开口暴露出所述底部电极的表面；在所述第一开口侧壁表面形成侧墙，侧墙底部之间暴露出部分底部电极的表面，所述侧墙底部之间的距离小于侧墙顶部之间的距离；在所述侧墙之间的底部电极表面形成加热层以及位于所述加热层表面并填充满所述第一开口的相变层，所述加热层的表面低于掩膜层的表面；在所述相变层和掩膜层表面形成顶部电极。上述方法能够节约相变存储器的工艺成本。
-
公开(公告)号：CN106960905A
公开(公告)日：2017-07-18
申请号：CN201610012209.9
申请日：2016-01-08
发明人： 李莹
IPC分类号： H01L45/00
CPC分类号： H01L45/16 , H01L45/06 , H01L45/1253 , H01L45/144
摘要： 本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有层间介电层，在层间介电层中形成有通孔；形成完全填充所述通孔的底部电极材料层；沉积相变材料层，覆盖底部电极材料层，相变材料层的材料为掺氮的GeSbTe。根据本发明，在实施后段制造工艺时，构成相变材料层的GeSbTe的组分将保持稳定。
-
公开(公告)号：CN103840078B
公开(公告)日：2017-05-17
申请号：CN201210492217.X
申请日：2012-11-27
申请人： 中芯国际集成电路制造(上海)有限公司
摘要： 一种相变存储器的制作方法，包括：提供半导体衬底，所述半导体衬底包括相变存储器区和外围电路区，所述外围电路区的半导体衬底上具有外围电路晶体管的栅极；形成相变存储器的底部电极的下电极部和外围电路晶体管的第一接触孔；形成所述相变存储器的底部电极的上电极部和外围电路晶体管的第二接触孔，所述上电极部位于所述下电极部上并互相连通，所述第二接触孔位于所述第一接触孔上并互相连通，所述上电极部的径宽小于所述下电极部的径宽；形成所述相变存储器的相变层；形成连接所述第二接触孔的沟槽和部分暴露所述相变层的通孔。这样的相变存储器的制作方法能确保第二接触孔中填充的导电材料不会出现填充空洞，保证了器件的有效工作。
-
-
-
-
-
-
-
-
-
搜索结果
30 条记录 (耗时 0.049 秒)