-
公开(公告)号：CN109962039A
公开(公告)日：2019-07-02
申请号：CN201711421293.0
申请日：2017-12-25
摘要： 本发明提供一种半导体器件及电子装置，所述半导体器件包括：半导体衬底；形成于所述半导体衬底上的芯片；围绕所述芯片的密封环；位于所述芯片与所述密封环之间的隔离区，所述隔离区的层间介电层中形成有若干交错排列的阻挡结构。本发明提供的半导体器件，在密封环与芯片之间增加了阻挡结构，从而避免刻蚀液进入密封环内部的芯片，进一步避免内部芯片受到损伤。
-
公开(公告)号：CN115939226A
公开(公告)日：2023-04-07
申请号：CN202110956190.4
申请日：2021-08-19
IPC分类号： H01L31/0216 , H01L31/18
摘要： 一种半导体器件及其形成方法，形成方法包括：提供衬底，衬底顶部形成有介电层，介电层中形成开口，开口贯穿介电层，并延伸至部分厚度的衬底中；在开口中形成光电层；去除光电层侧部的部分厚度的介电层，在介电层中形成环绕光电层的沟槽，且沟槽露出光电层；形成覆盖介电层和光电层的覆盖层，覆盖层还填充于沟槽内。所述沟槽的形成，使得光电层四周的填充角度变大，相应提高了所述覆盖层在介电层和光电层之间的填充效果，从而降低所述覆盖层中产生空洞缺陷的概率，进而有利于提高半导体器件的性能(例如，可靠性性能)。
-
公开(公告)号：CN115425029A
公开(公告)日：2022-12-02
申请号：CN202110523253.7
申请日：2021-05-13
摘要： 一种半导体结构及其形成方法，其中形成方法包括：提供初始衬底，所述初始衬底包括第一区和第二区，所述初始衬底包括第一基底、位于第一基底上的第一绝缘层以及位于第一绝缘层上的第二基底；去除所述第二区的第二基底；在去除所述第二区的第二基底之后，在第二区的第一绝缘层上形成第二绝缘层；在第二绝缘层上形成若干无源器件；在形成无源器件之后，在第一区形成若干有源器件。通过将所述有源器件和所述无源器件形成在同一晶圆上，避免了采用封装集成的制程，有效降低了生产成本，同时使得最终形成的半导体结构厚度尺寸降低，有利于器件的小型化。
-
公开(公告)号：CN115084304A
公开(公告)日：2022-09-20
申请号：CN202110260919.4
申请日：2021-03-10
IPC分类号： H01L31/103 , H01L31/0236 , H01L31/18
摘要： 一种半导体结构及其形成方法，其中半导体结构包括：衬底，衬底内具有第一掺杂区和第二掺杂区；位于衬底上的隔离结构；位于隔离结构和衬底内的第一开口；位于第一开口内的光吸收层，且第一开口的顶部侧壁与光吸收层的顶部侧壁之间的间距大于零；位于隔离结构上的介质层，介质层覆盖光吸收层。通过位于隔离结构和衬底内的第一开口，且第一开口的顶部侧壁与光吸收层的顶部侧壁之间的间距大于零。使得光吸收层的顶部侧壁与第一开口的顶部侧壁之间的间距增大。在后续形成介质层时，使得介质层能够很好的填充到光吸收层和隔离结构之间，减少了缝隙问题的产生，有效提升了锗光电探测器的可靠性，使得最终形成的半导体结构的性能提升。
-
公开(公告)号：CN109962039B
公开(公告)日：2021-01-26
申请号：CN201711421293.0
申请日：2017-12-25
摘要： 本发明提供一种半导体器件及电子装置，所述半导体器件包括：半导体衬底；形成于所述半导体衬底上的芯片；围绕所述芯片的密封环；位于所述芯片与所述密封环之间的隔离区，所述隔离区的层间介电层中形成有若干交错排列的阻挡结构。本发明提供的半导体器件，在密封环与芯片之间增加了阻挡结构，从而避免刻蚀液进入密封环内部的芯片，进一步避免内部芯片受到损伤。
-
公开(公告)号：CN110729232A
公开(公告)日：2020-01-24
申请号：CN201810785736.2
申请日：2018-07-17
IPC分类号： H01L21/768 , H01L23/535
摘要： 本发明涉及半导体器件、其制作方法及电子设备，所述半导体器件包括在半导体衬底上的第一方向上间隔排列的多个栅极结构和多个高度调节单元，其中，相邻两个栅极结构之间形成有沿第二方向延伸的间隙，高度调节单元位于所述间隙在第二方向的延伸线上，互连层填充所述间隙并延伸覆盖于高度调节单元，而硅化层覆盖所述互连层。上述方案中高度调节单元可以抬高位于间隙之外的互连层的下表面的高度，从而减小填充间隙的互连层的上表面与位于间隙之外的互连层上表面之间的高度落差以改善互连层的平整性，进而提高硅化层在互连层上的覆盖能力，本发明另外还提供了上述半导体器件的制作方法以及包括上述半导体器件的电子设备。
-
公开(公告)号：CN112713149A
公开(公告)日：2021-04-27
申请号：CN201911026033.2
申请日：2019-10-25
IPC分类号： H01L27/11524 , H01L27/11536 , H01L21/335
摘要： 本发明实施例提供了一种半导体器件及形成方法。在本发明实施例中，在浮栅材料层的侧壁形成了鸟嘴状的氧化层，因此，在同时去除阻挡层和氧化层后，形成锐化的浮栅悬臂角。避免出现浮栅悬臂角钝化的情况。使浮栅悬臂角处电场集中，有利于浮栅中的电子通过浮栅悬臂角隧穿入擦除栅，提高擦除效率。从而能够提高半导体器件的性能。
-
公开(公告)号：CN109686649A
公开(公告)日：2019-04-26
申请号：CN201710980516.0
申请日：2017-10-19
IPC分类号： H01L21/02
CPC分类号： H01L21/02057
摘要： 本发明揭示了一种对准标记清洗方法，本发明提供的对准标记清洗方法中，所述对准标记清洗方法包括：提供一基底，所述基底上具有对准标记，所述对准标记被杂质覆盖；提供反应器皿，使得所述反应器皿罩住被杂质覆盖的对准标记；向所述反应器皿中注入药液，与所述杂质反应；排出反应器皿中反应后的产物；以及移除所述反应器皿。由此，通过药液定向的进行清洗，即可使得对准标记上的杂质去除，操作过程简单，效果良好，不易对基底产生其他影响，降低生产成本。
-
公开(公告)号：CN102110585B
公开(公告)日：2014-01-15
申请号：CN200910247206.3
申请日：2009-12-24
摘要： 本发明提出了一种金属层的制造方法，该方法包括，首先，在晶圆的前层氧化层上沉积层间介质，然后光刻和刻蚀所述层间介质，形成沟槽，再在沟槽中电镀金属，最后化学机械研磨去除晶圆表面多余的金属，形成金属层。在形成金属层后，该方法还包括对金属层退火。本发明在电镀金属后直接进行化学机械研磨，避免了退火过程中金属颗粒的体积变大产生的张力对晶圆的曲率半径方向的改变，减小了后续化学研磨发生晶圆破裂的机率，同时缩短了器件制造流程所需的时间。
-
公开(公告)号：CN115498059A
公开(公告)日：2022-12-20
申请号：CN202110670036.0
申请日：2021-06-17
IPC分类号： H01L31/109 , H01L31/18
摘要： 本申请提供一种光电探测器及其形成方法，其中所述光电探测器包括：半导体衬底，所述半导体衬底表面形成有第一介质层；沟槽的第一部分，位于所述第一介质层中；沟槽的第二部分，位于所述沟槽的第一部分下方的部分所述第一介质层和所述半导体衬底中；光电材料层，位于所述沟槽的第二部分中并延伸至所述沟槽的第一部分中，且所述光电材料层的侧壁和所述沟槽的第一部分的侧壁不共面；第二介质层，位于所述第一介质层和所述光电材料层的表面并填满所述沟槽的第一部分。本申请技术方案的光电探测器及其形成方法能够避免在锗层表面填充介质层时的虚空现象。
-
-
-
-
-
-
-
-
-
搜索结果
28 条记录 (耗时 0.055 秒)