-
公开(公告)号:CN111912538B
公开(公告)日:2022-06-28
申请号:CN202010670448.X
申请日:2020-07-13
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网湖北省电力有限公司
摘要: 本发明提供了一种压接型半导体器件、压接子模块以及弹性测温封装组件,压接型半导体器件包括若干个压接子模块,弹性测温封装组件与芯片组件相贴合,用于对芯片测温,其包括用于与芯片组件贴合测温的测温探头、用于固定测温探头的探头固定件,以及套设于探头固定件外的限位套筒,探头固定件滑动设于限位套筒内,限位套筒的顶端可与芯片组件抵接,限位套筒内设有弹性件。测温探头可以直接与芯片组件相贴合,从而实现接触式测温,实现了对压接型半导体器件内部芯片的直观和有效的测温,满足压接型半导体器件的测温需要,并且准确度较高、使用面积较广、计算方式较简单以及电绝缘性好,不易受到外部环境的干扰。
-
公开(公告)号:CN111579958A
公开(公告)日:2020-08-25
申请号:CN202010431615.5
申请日:2020-05-20
申请人: 全球能源互联网研究院有限公司 , 国网湖北省电力有限公司 , 国家电网有限公司
摘要: 本发明公开了一种IGBT开关特性测试电路及测试方法,测试电路包括负载电感电路和直流母线电源,所述直流母线电源与所述负载电感电路以及被测IGBT器件串联;第一开关器件,连接在所述直流母线电源的正极与所述负载电感电路的输出端之间,用于切断或者接通直流母线;电阻R1,第一端连接所述第一开关器件的低压端,第二端与负载电感电路的输入端连接,用于在所述被测IGBT器件和/或所述第一开关器件和/或所述负载电感电路失效时,吸收所述直流母线电源的电量。本发明通过增加了第一开关器件和电阻R1,实现器件测试完成后切断直流母线电容能量释放通道,以及吸收直流母线释放的能量,降低器件失效后烧毁程度,防止失效器件爆炸。
-
公开(公告)号:CN111579958B
公开(公告)日:2022-04-05
申请号:CN202010431615.5
申请日:2020-05-20
申请人: 全球能源互联网研究院有限公司 , 国网湖北省电力有限公司 , 国家电网有限公司
摘要: 本发明公开了一种IGBT开关特性测试电路及测试方法,测试电路包括负载电感电路和直流母线电源,所述直流母线电源与所述负载电感电路以及被测IGBT器件串联;第一开关器件,连接在所述直流母线电源的正极与所述负载电感电路的输出端之间,用于切断或者接通直流母线;电阻R1,第一端连接所述第一开关器件的低压端,第二端与负载电感电路的输入端连接,用于在所述被测IGBT器件和/或所述第一开关器件和/或所述负载电感电路失效时,吸收所述直流母线电源的电量。本发明通过增加了第一开关器件和电阻R1,实现器件测试完成后切断直流母线电容能量释放通道,以及吸收直流母线释放的能量,降低器件失效后烧毁程度,防止失效器件爆炸。
-
公开(公告)号:CN109860283A
公开(公告)日:2019-06-07
申请号:CN201910040864.9
申请日:2019-01-16
申请人: 全球能源互联网研究院有限公司 , 国网湖北省电力有限公司 , 国家电网有限公司
IPC分类号: H01L29/739 , H01L21/331
摘要: 本发明提供了一种IGBT、IGBT背面的制作方法和装置,在N型硅片的背面采用离子注入方式形成场终止层,并对所述场终止层进行激光退火处理;在所述场终止层的底部形成P+集电极层,并依次对有源区的P+集电极层和整个背面的P+集电极层进行激光退火处理;在所述有源区的P+集电极层和整个背面的P+集电极层的底部分别形成背面金属层,不需要光刻程序,仅需要一次注入即可形成,简化了制作过程,大大提高了制作效率,降低了制作成本。且本发明通过不同激光退火条件实现有源区的P+集电极层和整个背面的P+集电极层激光退火,能够降低终端区P+注入效率,减小过渡区电场积累,提高IGBT可靠性。
-
公开(公告)号:CN109671771B
公开(公告)日:2022-04-01
申请号:CN201811379016.2
申请日:2018-11-19
申请人: 全球能源互联网研究院有限公司 , 国网湖北省电力有限公司 , 国家电网有限公司
IPC分类号: H01L29/739 , H01L21/265 , H01L29/06 , H01L29/40 , H01L21/331
摘要: 本发明公开了一种IGBT芯片的背面结构、IGBT芯片结构及制备方法,背面结构包括:缓冲层和掺杂层,掺杂层为在缓冲层进行离子注入形成;终端区及过渡区的掺杂层通过一次高温退火处理;有源区的掺杂层通过两次高温退火处理,实现有源区与终端区的不同空穴注入效率,改善IGBT过渡区存在的电流集中问题,提高可靠性。与现有技术中采用光刻工艺在有源区和终端区背面分别注入不同剂量的掺杂离子来实现有源区与终端区背面集电极不同注入效率的处理方式相比,仅采用了退火工艺,省去了光刻工艺,节约了制造成本。另外在缓冲层注入惰性离子缺陷层,形成缺陷层,使IGBT背面集电极可以采用更高的掺杂浓度,IGBT背面与背面金属容易形成良好的欧姆接触,降低IGBT通态压降。
-
公开(公告)号:CN111912538A
公开(公告)日:2020-11-10
申请号:CN202010670448.X
申请日:2020-07-13
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网湖北省电力有限公司
摘要: 本发明提供了一种压接型半导体器件、压接子模块以及弹性测温封装组件,压接型半导体器件包括若干个压接子模块,弹性测温封装组件与芯片组件相贴合,用于对芯片测温,其包括用于与芯片组件贴合测温的测温探头、用于固定测温探头的探头固定件,以及套设于探头固定件外的限位套筒,探头固定件滑动设于限位套筒内,限位套筒的顶端可与芯片组件抵接,限位套筒内设有弹性件。测温探头可以直接与芯片组件相贴合,从而实现接触式测温,实现了对压接型半导体器件内部芯片的直观和有效的测温,满足压接型半导体器件的测温需要,并且准确度较高、使用面积较广、计算方式较简单以及电绝缘性好,不易受到外部环境的干扰。
-
公开(公告)号:CN116190442A
公开(公告)日:2023-05-30
申请号:CN202111433944.4
申请日:2021-11-29
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司
IPC分类号: H01L29/78 , H01L21/336 , H01L21/265 , H01L21/266
摘要: 本发明涉及半导体技术领域,提供一种半导体功率器件及其制备方法,其中,该半导体功率器件包括半导体层、源极、栅极、半导体区域、阱区和JFET区,所述JFET区形成在两个阱区之间的所述半导体层内,且所述JFET区具有与栅极交叠的部分,所述JFET区内的离子掺杂浓度为1E16‑1E18cm‑3,所述JFET区与所述半导体层的导电类型相同。本发明通过在阱区之间的半导体层内形成JFET区,该JFET区具有与栅极交叠的部分,其中交叠部分的面积可以用于改变器件的正向导通电阻和栅端的MOS电容,从而实现对栅控半导体功率器件的正向导通特性以及开关时间和开关损耗等开关特性的调制。
-
公开(公告)号:CN116106592A
公开(公告)日:2023-05-12
申请号:CN202111333394.9
申请日:2021-11-11
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司
摘要: 本发明提供一种探针台及IGBT芯片测试系统,探针台包括:导电载台,导电载台适于承载IGBT芯片且与IGBT芯片的集电极接触;绝缘支撑件,绝缘支撑件位于导电载台的侧部;绝缘升降件,绝缘升降件与导电载台相对设置并适于沿着绝缘支撑件作升降运动;探针组件,探针组件包括相互间隔的栅极探针和发射极探针,栅极探针的一端和发射极探针的一端分别贯穿绝缘升降件,栅极探针的相对端适于与IGBT芯片的栅极接触,发射极探针的相对端适于与IGBT芯片的发射极接触。探针台能够直接对IGBT芯片进行动态特性测试,避免了对IGBT芯片封装带来的寄生参数,提高了动态特性测试的结果的准确性。同时,还避免了对IGBT芯片进行封装,节约了封装成本。
-
公开(公告)号:CN112582460A
公开(公告)日:2021-03-30
申请号:CN201910937911.X
申请日:2019-09-30
申请人: 全球能源互联网研究院有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC分类号: H01L29/06 , H01L29/423 , H01L29/739 , H01L21/28 , H01L21/331
摘要: 本发明提供了一种半导体器件单元及其制作方法及形成器件,其特征在于,所述单元包括:具有两种掺杂特性半导体材料层堆叠而成的层叠层、栅控制结构和绝缘钝化层(31);所述层叠层为凸台结构,上底面小于下底面,所述凸台侧面具有正斜角或直角结构;所述绝缘钝化层(31)设置于所述层叠层的侧面,且配合所述正斜角或直角结构与所述层叠层构成立方体结构;所述栅控制结构设置在所述绝缘钝化层(31)和所述层叠层之间。本发明可以实现受力面平整、受力均匀、绝缘栅受力小,可实现大面积互联。
-
公开(公告)号:CN111952173A
公开(公告)日:2020-11-17
申请号:CN202010632701.2
申请日:2020-07-01
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网福建省电力有限公司
IPC分类号: H01L21/331 , H01L29/08 , H01L29/739
摘要: 本发明提供一种基于外延工艺制备的方法及SiC IGBT,在SiC衬底表面依次形成N+缓冲层、N-漂移层和N型载流子阻挡层,去除SiC衬底且对N+缓冲层进行抛光处理,采用外延工艺在N+缓冲层表面形成P+集电层;在N型载流子阻挡层表面形成栅极和发射极,并在P+集电层表面形成集电极,在N+缓冲层表面形成P+集电层后,无需再进行减薄工艺处理,减少了碎片概率,大大降低了生产成本;本发明在N+缓冲层表面形成P+集电层,得到的P+集电层掺杂浓度高,制备出的SiC IGBT损耗小,提高了SiC IGBT的导通特性,且采取的工艺与常规制备SiC IGBT的工艺兼容,提高工艺处理过程中的良品率。
-
-
-
-
-
-
-
-
-