-
公开(公告)号:CN114441923B
公开(公告)日:2022-06-28
申请号:CN202210367078.1
申请日:2022-04-08
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号: G01R31/26
摘要: 本发明涉及半导体技术领域,公开一种瞬态热阻的模拟系统与方法。所述模拟系统包括:信号生成装置,用于生成一组激励信号,其中该组激励信号中的不同激励信号具有相同的占空比与不同的周期;测量电路,用于将所述不同激励信号分别施加在IGBT模块的等效热阻模型的两端,以测量所述不同激励信号下的所述等效热阻模型的最大瞬态热阻;以及转换装置,用于将所述不同激励信号下的所述等效热阻模型的最大瞬态热阻转换成所述占空比下的IGBT模块的瞬态热阻曲线。由此,本发明可搭建出一套针对IGBT模块的等效热阻仿真电路,通过改变仿真电路中的脉冲方波激励信号来快速获取IGBT模块的瞬态热阻曲线。
-
公开(公告)号:CN114065674A
公开(公告)日:2022-02-18
申请号:CN202210046994.5
申请日:2022-01-17
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号: G06F30/33
摘要: 本发明实施例提供一种CMOS器件的EOS失效率的预测方法和装置,属于集成电路技术领域。预测方法包括:确定CMOS器件的基础EOS失效率;确定在CMOS器件的全部工艺环节中影响EOS失效率的影响因子;获取针对每一影响因子进行EOS失效率评价的评价结果,并基于该评价结果确定示出影响因子对EOS失效率的影响程度的权重值,其中权重值越大表示影响因子对EOS失效率的影响程度越大;基于基础EOS失效率和各个影响因子对应的权重值,建立针对EOS失效率的预测模型,以得到CMOS器件的EOS失效率的预测值。本发明从CMOS器件各个工艺环节系统性分析,综合考虑影响其EOS失效率的每个影响因素,所得到的EOS失效率的预测值更为精准,从而能够对EOS可靠性预测提供准确的预测依据。
-
公开(公告)号:CN115373907A
公开(公告)日:2022-11-22
申请号:CN202211316659.9
申请日:2022-10-26
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网福建省电力有限公司电力科学研究院 , 国家电网有限公司
IPC分类号: G06F11/14 , G06F11/30 , G06F16/178
摘要: 本发明涉及芯片领域,公开一种工控机与数据备份系统。所述工控机包括:查询模块,用于查询所述工控机的存储空间使用率;以及同步模块,用于:在所述工控机的存储空间使用率大于第一阈值且小于或者等于第二阈值的情况下,将所述工控机上的生产数据强制同步至主服务器或网络附属存储器中的一者;或者在所述工控机的存储空间使用率大于所述第二阈值的情况下,将所述工控机上的生产数据强制同步至所述主服务器或所述网络附属存储器中的一者与备用服务器。本发明可通过在工控机上配置查询模块和同步模块来自动查询工控机的存储空间使用率,并在存储空间使用率大于不同阈值时针对生产数据执行不同的强制同步操作,以实现生产数据的自动化上传的目的。
-
公开(公告)号:CN113805044B
公开(公告)日:2022-03-08
申请号:CN202111354981.6
申请日:2021-11-16
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号: G01R31/28
摘要: 本发明实施例提供一种芯片可靠性评估方法、装置及芯片,该方法包括测试芯片的抗ESD能力;添加寄生元件和等效器件至芯片的内部电路,组成新电路,其中,所述寄生元件为所述芯片在电磁干扰下产生的电容和/或电感,所述等效器件为芯片封装等效的电阻和/或电感;对所述新电路进行老化测试,以确定所述芯片的老化特性;根据所述芯片的抗ESD能力和所述芯片的老化特性,对所述芯片进行可靠性评估。所述芯片可靠性评估方法实现了芯片在不同电磁干扰下的可靠性的评估。
-
公开(公告)号:CN113851466A
公开(公告)日:2021-12-28
申请号:CN202111436654.5
申请日:2021-11-29
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
摘要: 本发明涉及半导体器件领域,提供一种隔离电容及隔离电容的制备方法。所述隔离电容包括衬底、下极板、上极板以及位于所述下极板与所述上极板之间的电介质层,还包括设置于所述下极板与所述衬底之间的隔离层;所述隔离层由介电常数在2~3之间的电介质材料形成,所述隔离层用于降低所述下极板与所述衬底之间的寄生电容。本发明在下极板与衬底之间增加超低介电常数的隔离层,大幅度降低下极板与衬底之间的寄生电容。
-
公开(公告)号:CN113805044A
公开(公告)日:2021-12-17
申请号:CN202111354981.6
申请日:2021-11-16
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号: G01R31/28
摘要: 本发明实施例提供一种芯片可靠性评估方法、装置及芯片,该方法包括测试芯片的抗ESD能力;添加寄生元件和等效器件至芯片的内部电路,组成新电路,其中,所述寄生元件为所述芯片在电磁干扰下产生的电容和/或电感,所述等效器件为芯片封装等效的电阻和/或电感;对所述新电路进行老化测试,以确定所述芯片的老化特性;根据所述芯片的抗ESD能力和所述芯片的老化特性,对所述芯片进行可靠性评估。所述芯片可靠性评估方法实现了芯片在不同电磁干扰下的可靠性的评估。
-
公开(公告)号:CN114441923A
公开(公告)日:2022-05-06
申请号:CN202210367078.1
申请日:2022-04-08
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号: G01R31/26
摘要: 本发明涉及半导体技术领域,公开一种瞬态热阻的模拟系统与方法。所述模拟系统包括:信号生成装置,用于生成一组激励信号,其中该组激励信号中的不同激励信号具有相同的占空比与不同的周期;测量电路,用于将所述不同激励信号分别施加在IGBT模块的等效热阻模型的两端,以测量所述不同激励信号下的所述等效热阻模型的最大瞬态热阻;以及转换装置,用于将所述不同激励信号下的所述等效热阻模型的最大瞬态热阻转换成所述占空比下的IGBT模块的瞬态热阻曲线。由此,本发明可搭建出一套针对IGBT模块的等效热阻仿真电路,通过改变仿真电路中的脉冲方波激励信号来快速获取IGBT模块的瞬态热阻曲线。
-
公开(公告)号:CN114065674B
公开(公告)日:2022-04-22
申请号:CN202210046994.5
申请日:2022-01-17
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号: G06F30/33
摘要: 本发明实施例提供一种CMOS器件的EOS失效率的预测方法和装置,属于集成电路技术领域。预测方法包括:确定CMOS器件的基础EOS失效率;确定在CMOS器件的全部工艺环节中影响EOS失效率的影响因子;获取针对每一影响因子进行EOS失效率评价的评价结果,并基于该评价结果确定示出影响因子对EOS失效率的影响程度的权重值,其中权重值越大表示影响因子对EOS失效率的影响程度越大;基于基础EOS失效率和各个影响因子对应的权重值,建立针对EOS失效率的预测模型,以得到CMOS器件的EOS失效率的预测值。本发明从CMOS器件各个工艺环节系统性分析,综合考虑影响其EOS失效率的每个影响因素,所得到的EOS失效率的预测值更为精准,从而能够对EOS可靠性预测提供准确的预测依据。
-
公开(公告)号:CN113851466B
公开(公告)日:2022-03-22
申请号:CN202111436654.5
申请日:2021-11-29
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
摘要: 本发明涉及半导体器件领域,提供一种隔离电容及隔离电容的制备方法。所述隔离电容包括衬底、下极板、上极板以及位于所述下极板与所述上极板之间的电介质层,还包括设置于所述下极板与所述衬底之间的隔离层;所述隔离层由介电常数在2~3之间的电介质材料形成,所述隔离层用于降低所述下极板与所述衬底之间的寄生电容。本发明在下极板与衬底之间增加超低介电常数的隔离层,大幅度降低下极板与衬底之间的寄生电容。
-
公开(公告)号:CN114325303A
公开(公告)日:2022-04-12
申请号:CN202111405410.0
申请日:2021-11-24
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号: G01R31/28
摘要: 本发明提供一种砷化镓芯片开封方法,属于芯片技术领域。该方法包括如下步骤:S1:打磨砷化镓芯片的目标开封区域至粗糙;S2:将混酸液滴在打磨粗糙的目标开封区域,加热砷化镓芯片使其处于目标温度,自所述目标开封区域发生反应产生棕红色水泡起计时,至反应第一预设时间止,清洗砷化镓芯片;S3:重复执行S2,直至肉眼可见砷化镓芯片表面;S4:将反应时间调整为第二预设时间,重复执行S2,直至所述目标开封区域不再发生反应,清洗砷化镓芯片后完成开封,得到暴露出砷化镓芯片表面电路的芯片。对目标开封区域进行打磨能够去除表面的氧化层及脏污,能够限制反应区域,实现局部开封,利用封装体保护砷化镓衬底,阻止酸液与砷化镓反应。
-
-
-
-
-
-
-
-
-