芯片的可靠性测试系统

    公开(公告)号:CN110501632A

    公开(公告)日:2019-11-26

    申请号:CN201910798580.6

    申请日:2019-08-27

    IPC分类号: G01R31/28 G06F11/00

    摘要: 本发明公开了一种芯片的可靠性测试系统,包括:上位机,用于根据预设程序发出待测试芯片的测试指令;读写器,包括:主控制板,与所述上位机通信连接,用于接收所述上位机的测试指令,并对所述测试指令进行处理;多个分控制板,分别通过CAN总线与所述主控制板通信连接,每一个分控制板用于接收所述主控制板处理后的与该分控制板对应的测试指令;以及多个天线,每一个天线与一个分控制板通信连接,用于在分控制板的控制下向待测试芯片发送该分控制板传输的测试指令;以及温箱,所述天线与待测试芯片均设置于所述温箱内,温箱用于提供待测试芯片的测试温度。通过本发明提供的芯片的可靠性测试系统,可以提高测试效率节省测试时间和测试成本。