一种电子标签电路
    5.
    发明授权

    公开(公告)号:CN106529647B

    公开(公告)日:2019-02-15

    申请号:CN201610957754.5

    申请日:2016-10-27

    IPC分类号: G06K19/07

    摘要: 本发明公开了一种电子标签电路,包括:整流调整电路、限压泄放电路、电源检测电路和稳压电容;整流调整电路的第一输入端用于接收第一天线信号,第二输入端用于接收第二天线信号,整流调整电路的输出端与限压泄放电路的输入端相连;限压泄放电路的第一控制端用于接收第一天线信号,第二控制端用于接收第二天线信号,限压泄放电路的输出端与稳压电容的第一端相连,稳压电容的第二端接地;电源检测电路的输入端与稳压电容的第一端相连,电源检测电路的输出端与限压泄放电路的反馈端相连,限压泄放电路用于根据反馈信号、第一天线信号和第二天线信号对输出电压进行降压处理。该电路的结构简单且稳定,消除了电路竞争。

    一种主控芯片的运算协处理模块

    公开(公告)号:CN107644003A

    公开(公告)日:2018-01-30

    申请号:CN201710905589.3

    申请日:2017-09-29

    IPC分类号: G06F15/78

    摘要: 本发明涉及一种主控芯片的运算协处理模块,包括:模数转换电路、运算模块以及控制器;所述模数转换电路与传感器相连接,用于采集所述传感器的信号,将采集后的信号进行模数转换,并发送所述转换后的数据;所述运算模块分别与所述模数转换电路以及所述控制器相连接,所述运算模块用于在接收到的待运算的数据之后,对所述接收的待运算的数据进行预设的运算,并将运算后的数据发送给控制器;所述控制器用于将接收到的数据写入主控芯片的存储器中。本发明提供的主控芯片的运算协处理模块,可以极大提高运算效率并且节约成本。

    一种芯片设计阶段可靠性评估方法和装置

    公开(公告)号:CN105183978B

    公开(公告)日:2019-01-01

    申请号:CN201510557112.1

    申请日:2015-09-02

    IPC分类号: G06F17/50

    摘要: 本发明公开了一种芯片设计阶段可靠性评估方法和装置,其中,该方法包括:根据确定的芯片功能划分功能模块,并根据所述功能模块的需求进行网表设计;根据BSIM器件模型对所述网表进行前仿真,当前仿真结果满足所述功能模块的需求时,进行版图绘制;在版图绘制完成后,提取布线后的寄生的电容和电阻,根据BSIM器件模型对提取后的网表进行后仿真;当后仿真结果满足所述功能模块的需求时,根据预先建立的老化BSIM器件模型再次进行仿真;当再次仿真结果满足所述功能模块的需求时,则进行制版流片。本发明的芯片设计阶段可靠性评估方法和装置,与传统的开发流程相比,可以缩小产品的开发周期,减少修改光刻板的次数,进而降低开发成本。