OFDM系统接收机中的符号定时同步简化方法

    公开(公告)号:CN107959649A

    公开(公告)日:2018-04-24

    申请号:CN201711329685.4

    申请日:2017-12-13

    IPC分类号: H04L27/26

    摘要: 本发明公开了一种OFDM系统接收机中的符号定时同步简化方法,该简化方法是一种基于特殊训练序列的符号定时同步方法,包括以下步骤:接收信号的每位信号值Rn+k取绝对值后进行累加运算,得到第一运算结果;长度为l的本地特殊序列每个符号位的值Tk做sign优化运算,所述接收信号的每位信号值Rn+k与sign(Tk)值做相乘运算,进而做累加运算并取绝对值,得到第二运算结果;将所述第二运算结果与所述第一运算结果相除,对相除结果Q′n进行峰值检测后得到符号定时信号。OFDM系统接收机中的符号定时同步简化方法简化了基于训练序列的符号定时同步算法及其硬件实现结构。

    OFDM系统接收机中的符号定时同步简化方法

    公开(公告)号:CN107959649B

    公开(公告)日:2020-09-11

    申请号:CN201711329685.4

    申请日:2017-12-13

    IPC分类号: H04L27/26

    摘要: 本发明公开了一种OFDM系统接收机中的符号定时同步简化方法,该简化方法是一种基于特殊训练序列的符号定时同步方法,包括以下步骤:接收信号的每位信号值Rn+k取绝对值后进行累加运算,得到第一运算结果;长度为l的本地特殊序列每个符号位的值Tk做sign优化运算,所述接收信号的每位信号值Rn+k与sign(Tk)值做相乘运算,进而做累加运算并取绝对值,得到第二运算结果;将所述第二运算结果与所述第一运算结果相除,对相除结果Q′n进行峰值检测后得到符号定时信号。OFDM系统接收机中的符号定时同步简化方法简化了基于训练序列的符号定时同步算法及其硬件实现结构。

    低功耗振荡器电路
    8.
    发明公开

    公开(公告)号:CN115514345A

    公开(公告)日:2022-12-23

    申请号:CN202211326658.2

    申请日:2022-10-27

    IPC分类号: H03K3/012

    摘要: 本公开实施例公开了一种低功耗振荡器电路,该振荡器电路包括:电压参数生成模块、比较器、数字辅助模块、锁存器和振荡器,电压参数生成模块向比较器输出参考电压和实际电压;比较器基于实际电压与参考电压的比例关系生成并输出第一数字信号;数字辅助控制模块响应于实际电压等于参考电压,向电压参数生成模块和比较器发送用于指示关断第一指示信号,输出用于指示频率档位不变的第二指示信号,控制数字辅助模块关断;锁存器保存并持续输出第二指示信号;振荡器基于第二指示信号生成并输出第一时钟信号。通过设置数字辅助模块,在实际电压等于参考电压时,关闭部分器件,保证了振荡器的频率稳定,降低了振荡器电路的功耗。

    芯片的短路保护电路
    9.
    发明公开

    公开(公告)号:CN115603557A

    公开(公告)日:2023-01-13

    申请号:CN202211327221.0

    申请日:2022-10-27

    IPC分类号: H02M1/32 H02M3/07

    摘要: 本公开涉及电路技术领域,具体涉及一种芯片的短路保护电路,包括:电荷泵模块、电压比较模块、可编程时钟产生模块和短路保护控制模块;电荷泵模块用于通过电荷泵模块的第一输出端输出正电荷泵电压信号,且通过电荷泵模块的第二输出端输出负电荷泵电压信号;短路保护控制模块用于响应于第一数字检测信号和第二数字检测信号中至少一项的逻辑值为1的时间大于或等于预设时长,通过短路保护控制模块的输出端输出第一控制信号,第一控制信号用于控制可编程时钟产生模块将时钟信号的信号频率设置为第一目标频率。当芯片的输出端发生短路时,为电荷泵提供较低的工作频率使得电荷泵的输出电流减小,如此减小了芯片短路时热效应,提高了芯片可靠性。

    防止场效应晶体管漏电的电路、芯片及电子装置

    公开(公告)号:CN115588969A

    公开(公告)日:2023-01-10

    申请号:CN202211326659.7

    申请日:2022-10-27

    IPC分类号: H02H7/20 H03K17/687

    摘要: 本公开实施例公开了一种防止场效应晶体管漏电的电路、芯片及电子装置,该电路包括:MOSFET模块和衬底电压生成模块,MOSFET模块包括:第一电阻、第一开关和第一MOSFET,衬底电压生成模块的第一输入端与第一电压源连接、第二输入端与第二电压源连接、且输出端与第一MOSFET的衬底连接;第一MOSFET的源极与第一电压源连接、漏极与第二电压源连接、且栅极与第一电阻的第一端连接,第一电阻的第一端与第一开关的第一端连接,第一开关的第二端与电流源的一端连接,第一电阻的第二端与第一MOSFET的衬底连接。通过该电路结构,有效避免MOSFET的沟道漏电。