-
公开(公告)号：CN118299252B
公开(公告)日：2024-08-23
申请号：CN202410685876.8
申请日：2024-05-30
申请人： 北京智芯微电子科技有限公司 , 浙江大学
IPC分类号： H01L21/02 , H01L21/768 , H01L23/532
摘要： 本发明涉及半导体制造领域，提供一种大马士革结构的制造方法及大马士革结构、芯片。该方法包括：在半导体衬底上的金属导电层表面形成低K介电层；采用等离子体刻蚀法对低K介电层进行刻蚀，形成与金属导电层表面连通的通孔或沟槽；利用含有臭氧的清洗液进行清洗，含有臭氧的清洗液与低K介电层的材料发生反应生成一层氧化物，以修复刻蚀过程中等离子体轰击对低K介电层表面的损伤；在退火设备中对清洗后在通孔或沟槽内残余的臭氧进行还原处理，同时加强修复低K介电层的损伤；在通孔或沟槽内形成阻挡层后填充导电金属。本发明能够修复低K介电层表面的损伤，改善阻挡层与低K介电层的黏附，增强金属电迁移性能和应力迁移性能。
-
公开(公告)号：CN118315291A
公开(公告)日：2024-07-09
申请号：CN202410706029.5
申请日：2024-06-03
申请人： 北京智芯微电子科技有限公司 , 浙江大学
摘要： 本发明提供一种电容隔离器及其制备方法，属于半导体制造技术领域。该电容隔离器制备方法包括：分别制备隔离电容芯片、发射机芯片和接收机芯片，发射机芯片和/或接收机芯片设置有硅通孔；将发射机芯片和接收机芯片分别与隔离电容芯片进行键合，得到电容隔离器。使电容器的耐压性能不再受制于集成电路后端金属互联层的厚度，提高了电容器耐压，可以避免在金属间绝缘层的沉积过程中对硅衬底产生较大的机械应力，降低了衬底弯曲或碎裂和器件失效的风险，从而提高了器件的可靠性。通过将传统的二维集成电路转变为三维集成电路，提高芯片面积率用率，提供了更优的电路连接，降低应力引发器件失效的风险，提高器件可靠性。
-
公开(公告)号：CN118315291B
公开(公告)日：2024-08-23
申请号：CN202410706029.5
申请日：2024-06-03
申请人： 北京智芯微电子科技有限公司 , 浙江大学
摘要： 本发明提供一种电容隔离器及其制备方法，属于半导体制造技术领域。该电容隔离器制备方法包括：分别制备隔离电容芯片、发射机芯片和接收机芯片，发射机芯片和/或接收机芯片设置有硅通孔；将发射机芯片和接收机芯片分别与隔离电容芯片进行键合，得到电容隔离器。使电容器的耐压性能不再受制于集成电路后端金属互联层的厚度，提高了电容器耐压，可以避免在金属间绝缘层的沉积过程中对硅衬底产生较大的机械应力，降低了衬底弯曲或碎裂和器件失效的风险，从而提高了器件的可靠性。通过将传统的二维集成电路转变为三维集成电路，提高芯片面积率用率，提供了更优的电路连接，降低应力引发器件失效的风险，提高器件可靠性。
-
公开(公告)号：CN118299252A
公开(公告)日：2024-07-05
申请号：CN202410685876.8
申请日：2024-05-30
申请人： 北京智芯微电子科技有限公司 , 浙江大学
IPC分类号： H01L21/02 , H01L21/768 , H01L23/532
摘要： 本发明涉及半导体制造领域，提供一种大马士革结构的制造方法及大马士革结构、芯片。该方法包括：在半导体衬底上的金属导电层表面形成低K介电层；采用等离子体刻蚀法对低K介电层进行刻蚀，形成与金属导电层表面连通的通孔或沟槽；利用含有臭氧的清洗液进行清洗，含有臭氧的清洗液与低K介电层的材料发生反应生成一层氧化物，以修复刻蚀过程中等离子体轰击对低K介电层表面的损伤；在退火设备中对清洗后在通孔或沟槽内残余的臭氧进行还原处理，同时加强修复低K介电层的损伤；在通孔或沟槽内形成阻挡层后填充导电金属。本发明能够修复低K介电层表面的损伤，改善阻挡层与低K介电层的黏附，增强金属电迁移性能和应力迁移性能。
-
公开(公告)号：CN118566589A
公开(公告)日：2024-08-30
申请号：CN202410691002.3
申请日：2024-05-30
申请人： 北京智芯微电子科技有限公司 , 浙江大学
摘要： 本发明公开一种新型测量薄膜电阻温度系数的方法及系统。本发明给电阻施加不同大小的恒定电流来控制电阻的温度；基于四探针法并通过改进的范德堡法计算电阻；基于不同恒定电流下所测得的电阻，结合红外测温仪获取的温度，计算得到电阻温度系数。本发明可以快速测量出温度，并由此计算出温度系数，节省大量时间成本，同时本发明不受样品大小和探针游移的影响，无需保持重复测量时探针位置一致性。
-
公开(公告)号：CN118610267A
公开(公告)日：2024-09-06
申请号：CN202411082428.5
申请日：2024-08-08
申请人： 北京智芯微电子科技有限公司
IPC分类号： H01L29/78 , H01L29/40 , H01L21/336
摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、有源阱区、体区、漂移区、源极、漏极和栅极，场板凹槽形成于漂移区；多晶硅夹心结构形成于场板凹槽内，包括第一多晶硅层和包裹在其外的密封氧化层，密封氧化层包括下氧化层和上氧化层；载流子吸引层，形成于多晶硅夹心结构下方的漂移区内；第二多晶硅层，形成于多晶硅夹心结构表面；第一多晶硅层与下氧化层构成第一场板结构；第二多晶硅层和多晶硅夹心结构构成第二场板结构；第二多晶硅层施加电压后，第一多晶硅层能存储电荷，控制载流子在漂移区的流通路径。本发明能存储大量电荷，提高电荷存储稳定性，改善表面自热效应，提高击穿电压。
-
公开(公告)号：CN118311306A
公开(公告)日：2024-07-09
申请号：CN202410738418.6
申请日：2024-06-07
申请人： 北京智芯微电子科技有限公司 , 国网辽宁省电力有限公司电力科学研究院 , 国家电网有限公司
摘要： 本公开涉及晶圆和芯片成品测试技术领域，具体涉及一种保护模块、测试装置、测试设备及测试方法。本公开提供了一种通用的高可靠测试装置，通过在测试装置中添加保护模块，进一步在保护模块中添加限流单元和连接单元，所述限流单元包括限流器件，用于防止电流突增导致所述测试装置和/或所述被测器件损坏；所述连接单元至少包括一预设阻值的电阻，通过该电阻将所述测试机的感测线与所述被测器件连接，以使所述测试机通过所述感测线感测施加到所述被测器件的电压值，利用该电阻通过提高感测线的输入阻抗保证了得到的被测器件电压的准确性，提高了测试结果的准确性。
-
公开(公告)号：CN117878854A
公开(公告)日：2024-04-12
申请号：CN202311617293.3
申请日：2023-11-29
申请人： 北京智芯微电子科技有限公司
IPC分类号： H02H9/04
摘要： 本发明涉及集成电路及芯片领域，提供一种ESD保护电路及芯片。ESD保护电路包括控制信号输入单元、RC延时单元以及泄放单元，泄放单元包括至少两种ESD泄放路径，控制信号输入单元用于根据输入的芯片通电状态信号控制泄放单元开启对应的ESD泄放路径进行ESD泄放，RC延时单元用于产生使泄放单元开启ESD泄放的RC时间常数。本发明针对断电和上电后两种状态设计不同的ESD保护，可以根据不同的应用场景切换不同ESD泄放方式，消除ESD上电过程中因毛刺导致的误触发事件的发生，解决上电过程中因Active Clamp钳位电压抬高导致的NMOS泄放管源漏跨压过大、功耗过大的问题。
-
公开(公告)号：CN117317025B
公开(公告)日：2024-03-08
申请号：CN202311589953.1
申请日：2023-11-27
申请人： 北京智芯微电子科技有限公司 , 中国科学院半导体研究所 , 国网重庆市电力公司营销服务中心 , 国家电网有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
-
公开(公告)号：CN117316931B
公开(公告)日：2024-02-06
申请号：CN202311610520.X
申请日：2023-11-29
申请人： 北京智芯微电子科技有限公司
摘要： 本发明涉及芯片技术领域，公开了一种隔离电容以及隔离电容的制备方法。所述隔离电容包括：设于基底上的下极板；设于所述下极板上的第一绝缘介质；设于所述第一绝缘介质内的金属层，其中所述金属层的边缘为平滑曲面结构，以及所述平滑曲面结构与所述金属层的配合面为切面；以及设于所述第一绝缘介质上的上极板，其中所述上极板与所述金属层经由金属通道相连。本发明至少部分解决隔离电容的上极板的金属末端尖角及侧边放电问题，同时将上极板的高电压、强电场引入到二氧化硅体内，避免不同介质层界面处（易击穿点）发生击穿导致器件失效的问题。
-
-
-
-
-
-
-
-
-
搜索结果
366 条记录 (耗时 0.051 秒)