一种基于相变存储器的非易失性逻辑门电路

    公开(公告)号:CN103716038A

    公开(公告)日:2014-04-09

    申请号:CN201310727395.0

    申请日:2013-12-25

    IPC分类号: H03K19/173 G11C16/06

    摘要: 本发明公开了一种基于相变存储器的非易失性逻辑门电路,包括第一相变存储器、第二相变存储器、第一可控开关元件和第一电阻;第一相变存储器的第一端作为与门电路的第一输入端,第二相变存储器的第一端作为与门电路的第二输入端;第一可控开关元件的第一端与第一相变存储器的第二端连接,第一可控开关元件的第二端接地;第一电阻的一端与第二相变存储器的第一端连接,第一电阻的另一端接地;第二相变存储器的第一端作为与门电路的输出端。本发明基于材料晶态-非晶态相变的非易失性阻态变化实现“与”、“或”、“非”三种基本布尔逻辑运算,并且能实现在一个逻辑门电路同时进行信息的存储和处理的效果。

    一种基于忆阻器的联想记忆电路

    公开(公告)号:CN103580668A

    公开(公告)日:2014-02-12

    申请号:CN201310516829.2

    申请日:2013-10-28

    IPC分类号: H03K19/00

    摘要: 本发明公开了一种基于忆阻器的联想记忆电路,包括忆阻器、第一电阻、第二电阻和运算比较器;第一电阻和忆阻器依次串联在运算比较器的第一输入端,忆阻器的非串联连接端作为联想记忆电路的第一输入端;第一电阻和忆阻器的串联连接端作为联想记忆电路的第二输入端;第二电阻的一端连接至运算比较器的第一输入端,第二电阻的另一端接地;运算比较器的第二输入端用于连接参考电压,运算比较器的输出端作为联想记忆电路的输出端;联想记忆电路的第一输入端和第二输入端分别用于接收条件刺激信号和非条件刺激信号,联想记忆电路的输出端用于输出反应信号。本发明可以根据施加条件刺激和非条件刺激信号的时间关系,模拟生物联想记忆的形成过程和遗忘过程。

    一种模拟生物神经突触的单元、装置及方法

    公开(公告)号:CN103078055B

    公开(公告)日:2015-06-03

    申请号:CN201310001907.5

    申请日:2013-01-04

    IPC分类号: H01L45/00 G06G7/60

    CPC分类号: G06N3/049 G06N3/0635

    摘要: 本发明公开了一种基于硫系化合物的模拟生物神经突触的单元、装置及方法,该单元包括第一电极层、功能材料层和第二电极层;第一电极层接收第一脉冲信号,第二电极层接收第二脉冲信号。器件能根据输入信号改变其电导模拟突触权重的改变。当第一脉冲信号的频率与第二脉冲信号的频率之间的差值为正或负时,电导发生改变实现了生物神经突触的脉冲频率依赖突触可塑性功能的模拟;当第一脉冲信号与所述第二脉冲信号之间的信号差峰值为正或负时,电导发生改变实现了生物神经突触的脉冲时间依赖突触可塑性功能的模拟。本发明能在单个无机器件实现生物神经突触的基本功能,提供构成人工神经网络的基本元器件,能够取得提高集成度、降低功耗的效果。

    一种模拟生物神经元和神经突触的单元、装置及方法

    公开(公告)号:CN103078054B

    公开(公告)日:2015-06-03

    申请号:CN201310001461.6

    申请日:2013-01-04

    IPC分类号: H01L45/00 G06G7/60

    CPC分类号: G06N3/049 G06N3/0635

    摘要: 本发明公开了一种基于硫系化合物的模拟生物神经元和神经突触的单元、装置及方法,该单元包括第一电极层、功能材料层和第二电极层。模拟神经元时,器件接受一个或多个电脉冲刺激,功能材料层的电阻从高阻态转变为低阻态,模拟神经元从一个静息态转变到激发态,实现阈值激发和能量累积激发功能。模拟神经突触时,器件功能材料层的电导能根据输入信号渐变,实现突触权重调节功能;以及根据两端输入信号的时间差改变其突触权重,实现脉冲时间依赖突触可塑性STDP功能。本发明能提供构成人工神经网络的基本元器件。

    一种非易失性高密度三维半导体存储器件及其制备方法

    公开(公告)号:CN104269407B

    公开(公告)日:2017-04-19

    申请号:CN201410471371.8

    申请日:2014-09-16

    IPC分类号: H01L27/115

    摘要: 本发明公开了一种非易失性高密度三维半导体存储器件及其制备方法,包括由多个垂直方向的三维NAND存储串构成的存储串阵列;每个三维NAND存储串包括半导体区域以及围绕半导体区域的四层包裹结构;半导体区域包括沟道以及分别与沟道两端连接的源极和漏极;源极与漏极串联连接;沟道为方柱形结构;四层包裹结构从里到外依次为隧穿电介质层、电荷存储层、阻隔电介质层以及控制栅电极;阻隔电介质层在不同的方向具有不同的厚度,依次为d1、d2、d3、d4,并满足关系式d1

    一种基于忆阻器的联想记忆电路

    公开(公告)号:CN103580668B

    公开(公告)日:2016-04-20

    申请号:CN201310516829.2

    申请日:2013-10-28

    IPC分类号: H03K19/00

    摘要: 本发明公开了一种基于忆阻器的联想记忆电路,包括忆阻器、第一电阻、第二电阻和运算比较器;第一电阻和忆阻器依次串联在运算比较器的第一输入端,忆阻器的非串联连接端作为联想记忆电路的第一输入端;第一电阻和忆阻器的串联连接端作为联想记忆电路的第二输入端;第二电阻的一端连接至运算比较器的第一输入端,第二电阻的另一端接地;运算比较器的第二输入端用于连接参考电压,运算比较器的输出端作为联想记忆电路的输出端;联想记忆电路的第一输入端和第二输入端分别用于接收条件刺激信号和非条件刺激信号,联想记忆电路的输出端用于输出反应信号。本发明可以根据施加条件刺激和非条件刺激信号的时间关系,模拟生物联想记忆的形成过程和遗忘过程。