-
公开(公告)号：CN118888541A
公开(公告)日：2024-11-01
申请号：CN202410903609.3
申请日：2024-07-08
申请人： 台湾积体电路制造股份有限公司
摘要： 提供了用于管芯结构的间隙填充电介质及其形成方法。在实施例中，器件包括：外部间隙填充电介质，具有第一热膨胀系数；第一集成电路管芯，位于外部间隙填充电介质中；第二集成电路管芯，位于外部间隙填充电介质中；内部间隙填充电介质，位于第一集成电路管芯和第二集成电路管芯之间，内部间隙填充电介质具有第二热膨胀系数，第二热膨胀系数大于第一热膨胀系数；以及第三集成电路管芯，位于内部间隙填充电介质上方，第三集成电路管芯接合至第一集成电路管芯并且接合至第二集成电路管芯。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113496899B
公开(公告)日：2024-08-23
申请号：CN202110161884.9
申请日：2021-02-05
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/48 , H01L23/488
摘要： 方法包括形成多个介电层，该工艺包括：形成具有第一厚度的第一多个介电层；以及形成具有小于第一厚度的第二厚度的第二多个介电层。第一多个介电层和第二多个介电层交替布置。方法还包括形成连接的以形成导电路径的多个再分布线，该工艺包括：形成第一多个再分布线，每个位于第一多个介电层中的一个中；以及形成第二多个再分布线，每个位于第二多个介电层中中的一个中。本申请的实施例还涉及封装件及其形成方法。
-
公开(公告)号：CN118280968A
公开(公告)日：2024-07-02
申请号：CN202410178558.2
申请日：2024-02-09
申请人： 台湾积体电路制造股份有限公司
摘要： 器件包括：第一集成电路(IC)管芯；第一介电材料，位于第一IC管芯的第一侧壁周围；第二IC管芯，位于第一IC管芯上方并且电耦合至第一IC管芯；以及第二介电材料，位于第一介电材料上方和第二IC管芯的第二侧壁周围，其中，在顶视图中，第二IC管芯的第二侧壁设置在第一IC管芯的第一侧壁内并且与第一IC管芯的第一侧壁间隔开。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN110880457B
公开(公告)日：2021-10-22
申请号：CN201910831648.6
申请日：2019-09-04
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/60 , H01L21/48 , H01L21/56 , H01L23/485 , H01L23/498
摘要： 一种方法包括在载体上方形成复合材料层，该复合材料层包括结合到基底材料中的填充材料的颗粒，在复合材料层的第一侧上方形成一组通孔，将管芯附接在复合材料层的第一侧上方，管芯与该组通孔间隔开，在复合材料层的第一侧上方形成模制材料，模制材料最少横向密封管芯和该组通孔的通孔，在管芯和模制材料上方形成再分布结构，再分布结构电连接到通孔，在与第一侧相对的复合材料层的第二侧中形成开口，以及在开口中形成导电连接件，导电连接件电连接到通孔。本发明的实施例还涉及半导体封装件及其形成方法。
-
公开(公告)号：CN113496899A
公开(公告)日：2021-10-12
申请号：CN202110161884.9
申请日：2021-02-05
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/48 , H01L23/488
摘要： 方法包括形成多个介电层，该工艺包括：形成具有第一厚度的第一多个介电层；以及形成具有小于第一厚度的第二厚度的第二多个介电层。第一多个介电层和第二多个介电层交替布置。方法还包括形成连接的以形成导电路径的多个再分布线，该工艺包括：形成第一多个再分布线，每个位于第一多个介电层中的一个中；以及形成第二多个再分布线，每个位于第二多个介电层中中的一个中。本申请的实施例还涉及封装件及其形成方法。
-
公开(公告)号：CN111384043A
公开(公告)日：2020-07-07
申请号：CN201911358692.6
申请日：2019-12-25
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L25/16 , H01L23/485 , H01L23/528 , H01L21/56 , H01L21/60
摘要： 公开了封装的半导体器件及其形成方法，封装的半导体器件包括设置在电源模块和包含集成电路的封装件之间的包含集成无源器件的封装组件。在实施例中，一种器件包括：第一封装组件，包括第一集成电路管芯；第一密封剂，至少部分地围绕第一集成电路管芯；以及再分布结构，位于第一密封剂上并且耦合至第一集成电路管芯；第二封装组件，接合到第一封装组件，第二封装组件包括集成无源器件；以及第二密封剂，至少部分地围绕集成无源器件；以及电源模块，通过第二封装组件附接到第一封装组件。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN107134413B
公开(公告)日：2020-04-10
申请号：CN201710094366.3
申请日：2017-02-21
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/50 , H01L23/498
摘要： 本公开内容提供一种半导体装置以及制造的方法。该半导体装置具有顶部金属层；第一钝化层，在所述顶部金属层上方；第一重布层，在所述第一钝化层上方；第一聚合物层；以及第一导电通路，延伸通过所述第一聚合物层。所述第一聚合物层与所述第一钝化层物理接触。
-
公开(公告)号：CN109786267A
公开(公告)日：2019-05-21
申请号：CN201810609924.X
申请日：2018-06-13
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/56 , H01L23/31 , H01L23/528
摘要： 在实施例中，器件包括：背侧再分布结构，背侧再分布结构包括：金属化图案，位于第一介电层上；以及第二介电层，位于金属化图案上；通孔，穿过第一介电层延伸以接触金属化图案；集成电路管芯，邻近第一介电层上的通孔；模塑料，位于第一介电层上，模塑料密封通孔和集成电路管芯；导电连接件，穿过第二介电层延伸以接触金属化图案，导电连接件电连接至通孔；以及金属间化合物，位于导电连接件和金属化图案的界面处，金属间化合物仅部分地延伸至金属化图案内。本发明的实施例还涉及半导体封装件和方法。
-
公开(公告)号：CN108538729A
公开(公告)日：2018-09-14
申请号：CN201810576538.5
申请日：2013-09-18
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/48 , H01L23/498
摘要： 本发明提供了一种凸块结构的实施例，包括：形成在衬底上的接触元件；覆盖衬底的钝化层，钝化层具有露出接触元件的钝化开口；覆盖钝化层的聚酰亚胺层，聚酰亚胺层具有露出接触元件的聚酰亚胺开口；电连接至接触元件的凸块下金属化层(UBM)部件，凸块下金属化层部件具有UBM宽度；以及位于凸块下金属化层部件上的铜柱，铜柱的远端具有铜柱宽度，并且UMB宽度大于铜柱宽度。本发明还提供了一种形成凸块结构的方法。
-
公开(公告)号：CN104051378B
公开(公告)日：2017-11-24
申请号：CN201310311846.2
申请日：2013-07-23
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/48 , H01L23/488 , H01L21/60
CPC分类号： H01L25/50 , H01L21/56 , H01L21/563 , H01L23/3128 , H01L23/49811 , H01L23/49816 , H01L23/49827 , H01L24/11 , H01L24/81 , H01L2224/11823 , H01L2224/11824 , H01L2224/11831 , H01L2224/13147 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/81801 , H01L2224/92125 , H01L2924/01322 , H01L2924/014 , H01L2924/0541 , H01L2924/15311 , H01L2924/20103 , H01L2924/00
摘要： 本发明涉及用于封装的铜表面处理。管芯具有顶面，及具有在管芯顶面上方突出的一部分的金属柱。金属柱的侧壁具有纳米线。管芯与封装衬底相接合。底部填充填充至管芯和封装衬底之间的间隔内。
-
-
-
-
-
-
-
-
-
搜索结果
114 条记录 (耗时 0.049 秒)
