-
公开(公告)号:CN115987249A
公开(公告)日:2023-04-18
申请号:CN202211598443.6
申请日:2022-12-12
申请人: 大连理工大学
摘要: 本发明公开了一种应用于数字抽取滤波器的FIR滤波器,采用级联形式的数字抽取滤波器可以实现更高的阶数。通过使用纯组合逻辑电路的降采样模块,可以避免时序问题,减轻后端的工作量;同时使用存储RAM以及ROM实现乘法器的时分复用形式,从而减少了电路中的乘法器模块,降低了乘法运算所需的面积,同时对每个乘法器采用CSD编码形成CSD乘法器,可以减少乘法运算中乘数中“1”的数量,从而进一步的减少运算消耗及加快运算速度。