-
公开(公告)号：CN104205639A
公开(公告)日：2014-12-10
申请号：CN201380016484.2
申请日：2013-02-14
申请人： 太阳诱电株式会社
IPC分类号： H03K19/177
CPC分类号： H03K19/17728 , G06F11/277 , H03K19/003 , H03K19/17732 , H03K19/1776
摘要： 本发明提供一种可再构成的半导体装置。本发明提供一种半导体装置，包括配置成阵列状的多个电路单元，所述各电路单元包括模拟数字转换器、数字模拟转换器、及运算放大器，由所述电路单元的模拟数字转换器、数字模拟转换器及运算放大器对作为再构成对象的模拟电路分割为多个功能模块，并对功能模块进行电路构成，且将该电路构成的多个电路单元中的任一个互相以模拟开关连接，由此构成所述再构成对象的模拟电路。
-
公开(公告)号：CN104737450B
公开(公告)日：2018-01-19
申请号：CN201380053754.7
申请日：2013-10-27
申请人： 太阳诱电株式会社
IPC分类号： H03K19/177
CPC分类号： H03K19/1776 , G11C8/10 , H03K19/17728
摘要： 本发明提供一种可再构成的半导体装置，该可再构成的半导体装置包括相互以地址线或数据线连接的多个逻辑部，所述各逻辑部包括：多条地址线；多条数据线；第一地址解码器，对从所述多条地址线的一部分输入的地址进行解码；第二地址解码器，对从所述多条地址线的另一部分输入的地址进行解码；第一存储元单元，具有由所述第一地址解码器的解码线指定的多个存储元；及第二存储元单元，具有由所述第二地址解码器的解码线指定的多个存储元。
-
公开(公告)号：CN105191139A
公开(公告)日：2015-12-23
申请号：CN201480018307.2
申请日：2014-04-02
申请人： 太阳诱电株式会社
IPC分类号： H03K19/173 , H03K19/177
CPC分类号： H03K19/17728 , G06F17/5054 , H03K19/17744 , H03K19/1776
摘要： 本发明可提供一种面积小且重构性高的可重构逻辑器件。本发明是一种可重构逻辑器件，具有多个多查找表单元，且根据构成数据信息而构成多个逻辑电路，且各个多查找表单元具备：构成存储器，存储构成数据；数据输入线；数据输出线；以及可重构逻辑多路复用器，响应所述构成数据而选择性地使从所述数据输入线的数据输入与向所述数据输出线的所述数据输出结合，及/或，响应所述构成数据而将对于所述数据输入进行逻辑运算所得的数据向所述数据输出线进行数据输出；且利用所述数据输入线及所述数据输出线将邻近的所述多查找表连接。
-
公开(公告)号：CN104205639B
公开(公告)日：2019-07-23
申请号：CN201380016484.2
申请日：2013-02-14
申请人： 太阳诱电株式会社
IPC分类号： H03K19/177
CPC分类号： H03K19/17728 , G06F11/277 , H03K19/003 , H03K19/17732 , H03K19/1776
摘要： 本发明提供一种可再构成的半导体装置。本发明提供一种半导体装置，包括配置成阵列状的多个电路单元，所述各电路单元包括模拟数字转换器、数字模拟转换器、及运算放大器，由所述电路单元的模拟数字转换器、数字模拟转换器及运算放大器对作为再构成对象的模拟电路分割为多个功能模块，并对功能模块进行电路构成，且将该电路构成的多个电路单元中的任一个互相以模拟开关连接，由此构成所述再构成对象的模拟电路。
-
公开(公告)号：CN105191139B
公开(公告)日：2018-12-07
申请号：CN201480018307.2
申请日：2014-04-02
申请人： 太阳诱电株式会社
IPC分类号： H03K19/173 , H03K19/177
摘要： 本发明可提供一种面积小且重构性高的可重构逻辑器件。本发明是一种可重构逻辑器件，具有多个多查找表单元，且根据构成数据信息而构成多个逻辑电路，且各个多查找表单元具备：构成存储器，存储构成数据；数据输入线；数据输出线；以及可重构逻辑多路复用器，响应所述构成数据而选择性地使从所述数据输入线的数据输入与向所述数据输出线的所述数据输出结合，及/或，响应所述构成数据而将对于所述数据输入进行逻辑运算所得的数据向所述数据输出线进行数据输出；且利用所述数据输入线及所述数据输出线将邻近的所述多查找表连接。
-
公开(公告)号：CN104205640B
公开(公告)日：2017-03-22
申请号：CN201380018634.3
申请日：2013-02-14
申请人： 太阳诱电株式会社
IPC分类号： H03K19/177 , H01L21/82
CPC分类号： H03K19/177 , G01R31/2607 , G11C7/00 , G11C8/10 , G11C29/00 , H03K19/17728 , H03K19/1776
摘要： 本发明的课题在于以标准制程制造且可将存储胞单元用作同步型存储器，而无需成本较高的半导体设计。本发明提供一种半导体装置，包括构成阵列且互相连接的多个逻辑部，各逻辑部包含第1及第2存储胞单元对，各第1及第2存储胞单元如果要写入以将由多个地址特定的输入值的逻辑运算输出至数据线的方式构成的真值表数据，则作为逻辑要素而动作，或者如果要写入以将由某个地址特定的输入值输出至连接于其他存储胞单元的地址的数据线的方式构成的真值表数据，则作为连接要素而动作，在第1存储胞单元的后段具有与时钟同步的顺序电路，且逻辑部在每个存储胞单元对中具有选择部，该选择部按照动作切换信号对第1或第2存储胞单元选择性地输出地址。
-
公开(公告)号：CN104737450A
公开(公告)日：2015-06-24
申请号：CN201380053754.7
申请日：2013-10-27
申请人： 太阳诱电株式会社
IPC分类号： H03K19/177
CPC分类号： H03K19/1776 , G11C8/10 , H03K19/17728
摘要： 本发明提供一种可再构成的半导体装置，该可再构成的半导体装置包括相互以地址线或数据线连接的多个逻辑部，所述各逻辑部包括：多条地址线；多条数据线；第一地址解码器，对从所述多条地址线的一部分输入的地址进行解码；第二地址解码器，对从所述多条地址线的另一部分输入的地址进行解码；第一存储元单元，具有由所述第一地址解码器的解码线指定的多个存储元；及第二存储元单元，具有由所述第二地址解码器的解码线指定的多个存储元。
-
公开(公告)号：CN104205640A
公开(公告)日：2014-12-10
申请号：CN201380018634.3
申请日：2013-02-14
申请人： 太阳诱电株式会社
IPC分类号： H03K19/177 , H01L21/82
CPC分类号： H03K19/177 , G01R31/2607 , G11C7/00 , G11C8/10 , G11C29/00 , H03K19/17728 , H03K19/1776
摘要： 本发明的课题在于以标准制程制造且可将存储胞单元用作同步型存储器，而无需成本较高的半导体设计。本发明提供一种半导体装置，包括构成阵列且互相连接的多个逻辑部，各逻辑部包含第1及第2存储胞单元对，各第1及第2存储胞单元如果要写入以将由多个地址特定的输入值的逻辑运算输出至数据线的方式构成的真值表数据，则作为逻辑要素而动作，或者如果要写入以将由某个地址特定的输入值输出至连接于其他存储胞单元的地址的数据线的方式构成的真值表数据，则作为连接要素而动作，在第1存储胞单元的后段具有与时钟同步的顺序电路，且逻辑部在每个存储胞单元对中具有选择部，该选择部按照动作切换信号对第1或第2存储胞单元选择性地输出地址。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.021 秒)