集成的物理不可克隆功能设备及其制造方法

    公开(公告)号:CN108630682B

    公开(公告)日:2023-06-20

    申请号:CN201710828035.8

    申请日:2017-09-14

    Abstract: 本公开的实施例涉及集成的物理不可克隆功能设备及其制造方法。一种用于物理不可克隆功能的集成设备基于呈现阈值电压的随机分布的MOS晶体管集合,这例如起因于通过多晶硅层的注入,阈值电压由呈现不可预测的特征的掺杂物的横向注入而获得。特定数目的这些晶体管形成一组量规晶体管,其将使得定义平均栅源电压成为可能,这使得对这些晶体管的某些其他晶体管的栅极进行偏置成为可能(其将被用于定义由功能生成的唯一码的各个比特)。因此,所有这些晶体管呈现漏源电流的随机分布,并且与数字码的比特相关联的晶体管的每个漏源电流与对应于该分布的平均的参考电流的比较使得定义该比特为逻辑值0或1成为可能。

    集成电路
    6.
    实用新型

    公开(公告)号:CN207966973U

    公开(公告)日:2018-10-12

    申请号:CN201721107994.2

    申请日:2017-08-31

    Abstract: 本申请涉及集成电路。集成电路包括具有电隔离的半导体阱的半导体衬底。上部沟槽隔离件从半导体阱的正面延伸到距离阱的底部一定距离的深度。两个附加隔离区域与半导体阱电绝缘,并且沿第一方向在半导体阱的内部延伸,并且从半导体阱的正面垂直延伸到半导体阱的底部。至少一个经包围的电阻区域由两个附加隔离区、上部沟槽隔离件和半导体阱的底部来界定。电接触件被电耦合到经包围的电阻区域。由此通过引入附加隔离区,允许减小电阻区域的横截面的面积,并因此允许增加集成电路的电阻器的电阻,同时减小由此占用的空间。(ESM)同样的发明创造已同日申请发明专利

    集成电路
    7.
    实用新型

    公开(公告)号:CN207382331U

    公开(公告)日:2018-05-18

    申请号:CN201721178739.7

    申请日:2017-09-14

    CPC classification number: H04L9/3278 H04L9/004 H04L2209/122

    Abstract: 本公开的实施例涉及集成电路。一种用于物理不可克隆功能的集成设备基于呈现阈值电压的随机分布的MOS晶体管集合,这例如起因于通过多晶硅层的注入,阈值电压由呈现不可预测的特征的掺杂物的横向注入而获得。特定数目的这些晶体管形成一组量规晶体管,其将使得定义平均栅源电压成为可能,这使得对这些晶体管的某些其他晶体管的栅极进行偏置成为可能(其将被用于定义由功能生成的唯一码的各个比特)。因此,所有这些晶体管呈现漏源电流的随机分布,并且与数字码的比特相关联的晶体管的每个漏源电流与对应于该分布的平均的参考电流的比较使得定义该比特为逻辑值0或1成为可能。

    半导体集成电路部件
    9.
    发明公开

    公开(公告)号:CN114496957A

    公开(公告)日:2022-05-13

    申请号:CN202111231659.4

    申请日:2021-10-22

    Abstract: 本公开的实施例涉及半导体集成电路部件。本发明提供了一种集成电路,包括具有第一导电类型的半导体衬底和半导体部件。所述半导体部件包括:掩埋半导体区域,具有与所述第一导电类型相对的第二导电类型;第一栅极区域和第二栅极区域,各自在深度上从所述半导体衬底的正面延伸到所述掩埋半导体区域并且被电连接到所述掩埋半导体区域;以及有源区域,由所述第一栅极区域、所述第二栅极区域和所述掩埋半导体区域界定。

Patent Agency Ranking