-
公开(公告)号：CN111900197B
公开(公告)日：2023-06-23
申请号：CN202010744519.6
申请日：2020-07-29
Applicant: 杰华特微电子股份有限公司
Inventor： 王炜槐
IPC: H01L29/06 , H01L29/808 , H01L27/098 , H01L21/335
Abstract: 本发明提出了一种结型场效应管及其制作方法、半导体芯片，结型场效应管包括：一第一导电类型衬底；一第二导电类型阱，配置于第一导电类型衬底上；一第一导电类型隔离层，配置于第二导电类型阱上；一源端，配置在第一导电类型隔离层上；一漏端，配置在第一导电类型隔离层上；一第一栅端，配置在第一导电类型隔离层上；一第二栅端，配置在第一导电类型隔离层上，耦接于第一栅端。由于配置有第一导电类型隔离层，使衬底对结型场效应管的干扰会降低到很低。并且，由于不需要在结型场效应管周边设置隔离环，从而可以降低尺寸。另外，由于配置有第三栅端，从而可以降低夹断电压。以及，将第一导电类型隔离层设置成多个子隔离层，可以提高击穿电压。
-
公开(公告)号：CN111192871B
公开(公告)日：2022-04-15
申请号：CN202010010844.X
申请日：2020-01-06
Applicant: 杰华特微电子股份有限公司
IPC: H01L27/02 , H01L29/06 , H01L29/739 , H01L29/78 , H01L21/336 , H01L21/331
Abstract: 公开一种用于静电防护的晶体管结构及其制造方法，晶体管结构包括：衬底和形成于所述衬底上部的掺杂区；形成于所述衬底表面的多个场氧化层；形成于所述掺杂区上部的依次隔开的第一N型阱区、P型阱区和第二N型阱区；形成于所述衬底表面上的且覆盖部分所述P型阱区的第一多晶硅层和第二多晶硅层；分别形成于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第一P+区域；以及形成于所述P型阱区中的第二N+区域、第二P+区域和第三N+区域，位于所述第一N型阱区和所述P型阱区之间的第一漂移区的长度大于位于所述第二N型阱区和所述P型阱区之间的第二漂移区的长度。使得器件能保持良好的正向和反向工作特性，且静电防护能力极强，鲁棒性高。
-
公开(公告)号：CN113035940A
公开(公告)日：2021-06-25
申请号：CN202110187019.1
申请日：2021-02-08
Applicant: 杰华特微电子股份有限公司
IPC: H01L29/08 , H01L29/78 , H01L27/02 , H01L23/48 , H01L21/336
Abstract: 本发明提出了一种用于ESD防护电路的栅极接地场效应管及其制备方法。该栅极接地场效应管的漏端包括靠近所述栅极的第一N型重掺区和远离所述栅极的第二N型重掺区，所述第一N型重掺区和所述第二N型重掺区之间设有氧化物隔离，所述氧化物隔离上设有多晶硅电阻，所述第一N型重掺区和所述第二N型重掺区与所述多晶硅电阻之间通过导线连接。利用外接poly电阻代替压舱电阻，节省了金属硅化物阻挡层这一掩模版，在器件尺寸减小的情况下，同时还能达到相同的ESD电流泄放能力。
-
公开(公告)号：CN112151532B
公开(公告)日：2022-10-25
申请号：CN202010926454.7
申请日：2020-09-07
Applicant: 杰华特微电子股份有限公司
Abstract: 本发明涉及电子器件技术领域，提供了一种用于静电防护的半导体器件，利用第一P型阱区和第一N型阱区之间、第一N型阱区和第二P型阱区之间的间隔不同，形成两个击穿电压不同的LDMOS，通过第一N型阱区的电极电连接在阳极，第一P型阱区和第二栅极结构的电极共同通过电阻电连接在阴极，且前述第二P型阱区和第一栅极结构的电极共同电连接在阴极，使该半导体器件具有静电电流从阳极到阴极的两条泄放路径，利用具有较低击穿电压的LDMOS被击穿后的电流钳位控制具有较高击穿电压的LDMOS的栅压，从而开启该半导体器件，以通过沟道快速泄放ESD电流，由此可提高半导体器件的ESD防护能力，避免了器件内部发生kirk效应而造成的失效，增强了器件性能的稳定性。
-
公开(公告)号：CN107833884B
公开(公告)日：2023-06-23
申请号：CN201711066999.X
申请日：2017-11-02
Applicant: 杰华特微电子股份有限公司
IPC: H01L27/02
Abstract: 本发明公开了一种用于静电保护的可控硅电路及其器件结构，所述可控硅电路包括：一个PNP型三极管、一个NPN型三极管、一个开关管、第一等效电阻和第二等效电阻，所述PNP型三极管发射极连接所述第一等效电阻第一端，所述PNP型三极管基极连接所述NPN型三极管集电极和所述第一等效电阻第二端，所述PNP型三极管的集电极连接所述NPN型三极管基极、所述第二等效电阻第一端和所述开关管第一端，所述NPN型三极管发射极连接所述第二等效电阻第二端和所述开关管第二端；所述PNP型三极管发射极作为所述可控硅电路阳极，所述NPN型三极管发射极作为所述可控硅电路阴极，所述开关管控制端作为所述可控硅电路控制端。本发明所述的用于静电保护的可控硅电路可以在不削弱静电防护能力的前提下，提高芯片引脚的最大工作电压。
-
公开(公告)号：CN112002692B
公开(公告)日：2022-10-25
申请号：CN202010783760.X
申请日：2020-08-06
Applicant: 杰华特微电子股份有限公司
IPC: H01L27/02 , H01L29/06 , H01L21/822
Abstract: 本发明涉及静电防护领域，提供了一种用于静电防护的晶体管及其制造方法，通过在衬底上形成P型阱区和与该P型阱区相连的N型阱区，利用间隔设置的多个场氧区和栅极结构进行离子注入以依次形成位于P型阱区的第一P型区和第一N型区，以及位于N型阱区的第二N型区和第三N型区，再通过分布在第一P型区、第一N型区和栅极结构上的金属硅化物层电连接引出作为该晶体管的阴极，以及将位于第三N型区上的金属硅化物层引出作为该晶体管的阳极。其相较于现有技术，将晶体管的漏端结构进行新的调整，省去金属硅化物阻挡层这一掩模版，节省了制造成本，并将尺寸有所减小，同时还能达到相同的ESD电流泄放能力。
-
公开(公告)号：CN112002691B
公开(公告)日：2022-10-25
申请号：CN202010782878.0
申请日：2020-08-06
Applicant: 杰华特微电子股份有限公司
Abstract: 公开了一种半导体器件，该半导体器件包括位于衬底上的阱区，阱区上表面包括沿横向方向间隔分布的源端注入区和漏端注入区，栅结构设置在阱区上，位于源端注入区和漏端注入区之间，其中，漏端注入区上设置有漏端接触孔和位于漏端接触孔与栅结构之间的开孔，本发明的半导体器件在漏端注入区上设置漏端接触孔和位于漏端接触孔与栅结构之间的开孔，可增加漏端注入区至栅结构之间的压舱电阻，调节改善漏端接触孔至栅结构的电流路径上的电流的均匀性，提高漏端接触孔至源端的电流释放能力。
-
公开(公告)号：CN111900172B
公开(公告)日：2022-10-25
申请号：CN202010744694.5
申请日：2020-07-29
Applicant: 杰华特微电子股份有限公司
IPC: H01L27/11524
Abstract: 本发明提出了一种多次可编程存储单元，包括：第一衬底；第一阱，配置于第一衬底上；第二阱，配置于第一阱上；第一电极区，配置于第二阱上；第二电极区，配置于第二阱上；第一栅极，配置于第二阱上，位于第一电极区、第二电极区之间；第三电极区，配置于第二阱上，包括第一子电极区及与其相耦接的第二子电极区，第一、第二子电极区的导电类型不同；第二栅极，配置于第二阱上，位于第二电极区、第二子电极区之间；第三阱，配置于第一阱上；第四电极区，配置于第三阱上，包括第三子电极区及与其相耦接的第四子电极区，第三、第四子电极区的导电类型不同；以及第三栅极，配置于第三阱上，位于第三子电极区、第四子电极区之间，耦接于第一栅极。
-
公开(公告)号：CN113345964B
公开(公告)日：2022-05-10
申请号：CN202110533925.2
申请日：2021-05-17
Applicant: 杰华特微电子股份有限公司
Abstract: 本发明提供一种横向双扩散晶体管，该横向双扩散晶体管的主件区包括第一晶体管、第二晶体管和设置在所述第一晶体管与第二晶体管之间的第一ESD器件；所述第一晶体管和第二晶体管具有共连的源端、共连的漏端、共连的栅端和共连的体端；所述第一ESD器件包括接在所述共连的栅端上的负极，以及设置在所述负极左右两侧的两个正极，所述两个正极接在所述共连的源端上；所述副件区包括第二ESD器件，所述第二ESD器件的输入端接在所述共连的栅端，输出端接地。本发明可以克服现有技术中ESD从漏端涌入时导致器件呈现非均匀开启而产生的损坏，以此提高器件的防ESD能力。
-
公开(公告)号：CN113035940B
公开(公告)日：2022-05-10
申请号：CN202110187019.1
申请日：2021-02-08
Applicant: 杰华特微电子股份有限公司
IPC: H01L29/08 , H01L29/78 , H01L27/02 , H01L23/48 , H01L21/336
Abstract: 本发明提出了一种用于ESD防护电路的栅极接地场效应管及其制备方法。该栅极接地场效应管的漏端包括靠近所述栅极的第一N型重掺区和远离所述栅极的第二N型重掺区，所述第一N型重掺区和所述第二N型重掺区之间设有氧化物隔离，所述氧化物隔离上设有多晶硅电阻，所述第一N型重掺区和所述第二N型重掺区与所述多晶硅电阻之间通过导线连接。利用外接poly电阻代替压舱电阻，节省了金属硅化物阻挡层这一掩模版，在器件尺寸减小的情况下，同时还能达到相同的ESD电流泄放能力。
