一种指令缓存锁实现方法

    公开(公告)号:CN101989236B

    公开(公告)日:2012-05-09

    申请号:CN201010531799.9

    申请日:2010-11-04

    申请人: 浙江大学

    IPC分类号: G06F12/08 G06F9/38

    摘要: 一种指令缓存锁实现方法,所述方法包括如下步骤:1)程序概要分析,预先运行一段程序,记录包括内存块访问顺序和引用次数、重复访问的时间间隔、命中次数;2)选择内存块锁入缓存,对每个内存块设置一个访问计数器和LRU计数器,访问计数器记录内存块的访问次数,将每个内存块中的访问计数器和LRU计数器分别分配权重N1、N2,按照N1*访问次数+N2*(LRU计数器的极限值-LRU值)进行统计,如果统计值超过阈值M,则将该内存块锁在缓存中,N1+N2=1。本发明锁在指令缓存中的内存块只有在锁被解除时才能被替换,大大提高缓存命中率,减少低级存储器的访问,减少了平均内存访问延迟。

    一种指令缓存锁实现方法

    公开(公告)号:CN101989236A

    公开(公告)日:2011-03-23

    申请号:CN201010531799.9

    申请日:2010-11-04

    申请人: 浙江大学

    IPC分类号: G06F12/08 G06F9/38

    摘要: 一种指令缓存锁实现方法,所述方法包括如下步骤:1)程序概要分析,预先运行一段程序,记录包括内存块访问顺序和引用次数、重复访问的时间间隔、命中次数;2)选择内存块锁入缓存,对每个内存块设置一个访问计数器和LRU计数器,访问计数器记录内存块的访问次数,将每个内存块中的访问计数器和LRU计数器分别分配权重N1、N2,按照N1*访问次数+N2*(LRU计数器的极限值-LRU值)进行统计,如果统计值超过阈值M,则将该内存块锁在缓存中,N1+N2=1。本发明锁在指令缓存中的内存块只有在锁被解除时才能被替换,大大提高缓存命中率,减少低级存储器的访问,减少了平均内存访问延迟。

    基于基本块的汇编代码得出程序的数据流图的实现方法

    公开(公告)号:CN101655782B

    公开(公告)日:2012-07-18

    申请号:CN200910102299.0

    申请日:2009-09-10

    申请人: 浙江大学

    IPC分类号: G06F9/30

    摘要: 本发明涉及处理器结构设计领域,旨在提供一种基于基本块的汇编代码得出程序的数据流图的实现方法。该方法包括下述步骤:分类模块对指令进行分类;关系分析模块对指令间的依赖关系进行分析并分类;数据流图分析模块针对第一种情况下的指令间的依赖关系得出数据流图。本发明中,程序的数据流图可能出现不规则的情况,这就意味着数据流图能够背分割成数据流子图。本发明是根据汇编代码对指令进行划分,得出3种指令,然后分别考虑3种指令中的两种指令之间的依赖关系,得出程序的数据流图。采用本方法可以提高指令的执行效率,还可以提高处理器性能。

    一种程序自动并行化的方法

    公开(公告)号:CN101989192A

    公开(公告)日:2011-03-23

    申请号:CN201010531806.5

    申请日:2010-11-04

    申请人: 浙江大学

    IPC分类号: G06F9/38 G06F9/44

    摘要: 一种程序自动并行化的方法,该方法包括如下步骤:(1)获取源程序,通过分析源程序获取包括循环和分支部的并行部分;(2)将源程序中并行部分分成多个并行模块,每个并行模块通过线程分配给不同的处理器进行处理;(3)将经过并行扩展的源程序编译成可执行的代码。本发明具有的有益效果是:提供简单的程序并行化环境,充分设计简单化、安全性、可移植性方面的独特优势,具有很高的运行安全性以及开发过程中的高可重用性,大大降低了多平台开发成本,能充分利用好硬件资源,提高程序性能,加速计算过程。

    一种用于DRAM缓存的纠错编码方法

    公开(公告)号:CN101980339A

    公开(公告)日:2011-02-23

    申请号:CN201010532233.8

    申请日:2010-11-04

    申请人: 浙江大学

    IPC分类号: G11C29/42

    摘要: 本发明公开了一种用于DRAM缓存的纠错编码方法,包括如下步骤:(1)提高DRAM缓存的刷新周期,降低刷新频率;(2)对缓存中的数据进行编码和解码。本发明依据最易出错的比特位来设置刷新时间,使用纠错技术弥补一些错误数据,强大的纠错技术能纠正多比特位,意味着可以提高刷新时间,从而减少功耗。

    3G网络中基于用户特征分析的定向推送特定服务决策方法

    公开(公告)号:CN101662723B

    公开(公告)日:2012-01-04

    申请号:CN200910102300.X

    申请日:2009-09-10

    申请人: 浙江大学

    IPC分类号: H04W4/00 H04W88/18 G06Q30/00

    摘要: 本发明涉及移动通信技术领域,旨在提供一种3G网络中基于用户特征分析的定向推送特定服务决策方法。该方法包括下述步骤:用户特征提取模块对用户心理特征和用户行为特征的提取;用户特征预测分析模块中的网络搜索引擎接收到信息读取机传递过来的用户主要特征信息后,统计分析器在已有的用户特征基础上,对其它的用户特征做出预测分析;用户特征预测分析模块对用户特征预测分析后,推送特定服务模块根据公式2计算的结果k来向用户推送特定服务。本发明基于对用户特征进行分析,包括用户心理特征分析和用户行为特征分析,更加充分的理解用户特征,根据用户特征制定一套服务方案,有针对性的向用户定向推送特定的服务。

    混合主存储器实现节能存储的方法

    公开(公告)号:CN101989183A

    公开(公告)日:2011-03-23

    申请号:CN201010509810.1

    申请日:2010-10-15

    申请人: 浙江大学

    IPC分类号: G06F3/06 G06F1/32

    摘要: 本发明公开了一种混合主存储器实现节能存储的方法,它包括如下步骤:构造以相变存储器为主、动态随机存储器为缓冲存储器的混合主存储器,并设计适应该主存储器结构的读写策略,并根据该读写策略对磁盘和相变存储器中的数据进行读写。本发明是对原来的主存储器结构做出改进,充分利用相变存储器大容量、低功耗的优点以及动态随机存储器低时延的特点,使得混合主存储器在不增加功耗和时延的前提下获得更大的容量,从而减少对磁盘的访问次数,实现存储方面的节能。

    基于程序的需求来改变Cache组相联度的实现方法

    公开(公告)号:CN101571835A

    公开(公告)日:2009-11-04

    申请号:CN200910096957.X

    申请日:2009-03-26

    申请人: 浙江大学

    IPC分类号: G06F12/08 G06F12/12

    摘要: 本发明涉及基于存储器层次结构设计领域,旨在提供一种基于程序的需求来改变Cache组相联度的实现方法。该方法包括:增加标签存储条目、数据和标签分开存储、Cache相联度可变等步骤。本发明是针对组相联Cache容易产生冲突缺失的问题,利用可变组相联度Cache结构以及采用全局替换策略,可以降低冲突缺失以及避免抖动现象,能够保证系统的稳定。本发明虽然增加了存储开销,但是存储开销取决于Cache行的大小,随着Cache行大小的增加,存储开销随之减少。