一种半导体发光元件的外延结构及制备方法

    公开(公告)号:CN117613163B

    公开(公告)日:2024-03-22

    申请号:CN202410090520.X

    申请日:2024-01-23

    摘要: 本申请涉及半导体技术领域,尤其涉及一种半导体发光元件的外延结构及制备方法,该外延结构包括多量子阱层;沉积在多量子阱层上的空穴提供层;空穴提供层包括由下至上依次沉积的第一电子阻挡层、第一SiC层、LTpGaN层、第二电子阻挡层、第二SiC层及HTpGaN层;其中,第一电子阻挡层及第二电子阻挡层的材料为AlN和AlGaN中的一种或者两种;LTpGaN层及HTpGaN层的材料为掺杂有镁Mg元素的GaN和掺杂有镁Mg元素的AlGaN中的一种或者两种。该外延结构可以形成低势垒层,以起到聚集空穴的作用,同时,由于该外延结构为无In结构,不会影响出光效率,可以提升发光元件的亮度。

    MOCVD腔体复机方法
    2.
    发明公开

    公开(公告)号:CN117646186A

    公开(公告)日:2024-03-05

    申请号:CN202311543997.0

    申请日:2023-11-20

    IPC分类号: C23C16/18

    摘要: 本发明公开了一种MOCVD腔体复机方法,包括以下步骤:S1,对反应腔进行预热处理;S2,对反应腔内壁进行第一涂层处理;S3,对反应腔内壁进行第二涂层处理;S4,对反应腔内壁进行第三涂层处理;S5,复现外延生长环境,复现一次外延结构生长;其中,第一涂层为SiC涂层、BN涂层中一种或两者交替叠加而成的SiC/BN超晶格涂层;第二涂层为三五族化合物涂层,其涂层材料包括Ga源;第三涂层为高Mg三五族化合物涂层,其涂层材料包括Mg源。本发明针对清理后的腔体上涂层结构进行了优化,增设了SiC/BN涂层,可以使反应腔的腔体快速复现外延生长环境,降低复机后的产品异常率。

    一种外延结构及V-pits形成层厚度调整方法

    公开(公告)号:CN117637955A

    公开(公告)日:2024-03-01

    申请号:CN202311727350.3

    申请日:2023-12-15

    摘要: 本申请提供一种外延结构及V‑pits形成层厚度调整方法,该外延结构至少包括由下至上依次堆叠的第一监控层、V‑pits形成层及第一应力释放层。该方法包括:在当前生产批次结束后,向当前生产批次生产的外延结构持续发射射频辉光或者离子束;在射频辉光或者离子束发射过程中,以预设采样频率采集目标信号的信号强度;基于信号强度,计算外延结构的V‑pits形成层的第一厚度;基于第一厚度调整下一生产批次V‑pits形成层的生长时间、生长速度和/或掺杂比例,以调整下一批次生产的外延结构的V‑pits形成层的厚度。该种方法可以通过监控V‑pits形成层的厚度,精确控制并及时修正此层厚度,进而保证外延结构的生产质量。

    一种低蓝光组分可变光LED外延结构及制备方法

    公开(公告)号:CN116387422A

    公开(公告)日:2023-07-04

    申请号:CN202310396516.1

    申请日:2023-04-13

    摘要: 本申请提供一种低蓝光组分可变光LED外延结构及制备方法,所述外延结构包括衬底;生长于所述衬底之上的缓冲层;生长于所述缓冲层上的N型GaN层;生长于所述N型GaN层之上的多量子阱发光层;生长于所述多量子阱发光层之上的电子阻挡层;以及,生长于所述电子阻挡层之上的P型GaN层。通过生长在N型GaN层上的多层结构的多量子阱发光层,使由所述外延结构构成的LED芯片在电致发光过程中散发双波长的光线,且光线的波长配比能够随电流密度的变化而变化,从而降低LED中的蓝光组分,并减少了低蓝光组分LED中的芯粒数量,提高低蓝光组分LED的良品率。

    一种半导体发光元件及制备方法
    5.
    发明公开

    公开(公告)号:CN116053373A

    公开(公告)日:2023-05-02

    申请号:CN202211586914.1

    申请日:2022-12-09

    摘要: 本申请提供一种半导体发光元件及制备方法。半导体发光元件包括衬底;沉积在衬底上的多量子阱发光层;在多量子阱发光层上依次沉积的第一电子阻挡层、第一空穴加速层、第一空穴提供层,第一空穴加速层的In组分含量从靠近第一电子阻挡层一侧到靠近第一空穴提供层一侧相同或逐渐增大;在第一空穴提供层上依次沉积的第二电子阻挡层、第二空穴加速层、第二空穴提供层,第二空穴加速层的In组分含量从靠近第二电子阻挡层一侧到靠近第二空穴提供层一侧相同或逐渐增大。通过控制InGaN中In组分含量高低来控制InGaN势垒高低,可有效提升空穴注入效率,提升多量子阱发光层电子和空穴的复合效率,最终提升半导体发光元件的发光效果。

    复合衬底LED外延结构及其制备方法

    公开(公告)号:CN114122210A

    公开(公告)日:2022-03-01

    申请号:CN202111394912.8

    申请日:2021-11-23

    摘要: 本发明揭示了一种复合衬底LED外延结构,其特征在于:所述复合衬底LED外延结构包括复合衬底、GaN粗化层、SiN层和GaN覆盖层,所述复合衬底包括基板和图形化层,所述图形化层设置于所述基板上方;所述图形化层至少包含两个微结构,相邻两个微结构间隔一间隙露出所述基板层形成生长区;所述GaN粗化层设置于所述生长区,沿所述图形化层方向覆盖所述基板层上表面;所述GaN覆盖层沿所述图形化层方向设置于所述GaN粗化层上方;所述SiN覆膜层设置于所述GaN覆盖层和所述图形化层之间。本发明通过优化GaN粗化层结构设计,以及在GaN覆盖层和异质层间生长SiN覆膜层,能有效解决GaN材料在异质层材料表面生长吸附性较差的难题,提升生长效率。

    一种图形化衬底、其制备方法及具有其的LED

    公开(公告)号:CN113851565A

    公开(公告)日:2021-12-28

    申请号:CN202111295833.1

    申请日:2021-11-03

    摘要: 本发明揭示了一种图形化衬底、其制备方法及具有其的LED。所述制备方法包括步骤S1:提供一衬底;步骤S2:于衬底上进行第一次蚀刻,得到具有第一图案的凸起的第一图形化衬底;步骤S3:于第一图形化衬底的第一图案间C面相邻图形间底座间隙进行第二次蚀刻,得到具有第二图案的凹坑,形成具有第一图案及第二图案的第二图形化衬底。本发明二次蚀刻的倒图形化凹坑可以增加外延层在C面(相邻图形间底座间隙)上生长时间,应力得到释放,且倒图形化凹坑侧壁是非极性面,降低位错密度,提高其上生长外延层晶格质量;并且,还能增加光反射,提升出光率,从而提升外量子效率。

    一种半导体发光元件的外延结构及制备方法

    公开(公告)号:CN117613163A

    公开(公告)日:2024-02-27

    申请号:CN202410090520.X

    申请日:2024-01-23

    摘要: 本申请涉及半导体技术领域,尤其涉及一种半导体发光元件的外延结构及制备方法,该外延结构包括多量子阱层;沉积在多量子阱层上的空穴提供层;空穴提供层包括由下至上依次沉积的第一电子阻挡层、第一SiC层、LTpGaN层、第二电子阻挡层、第二SiC层及HTpGaN层;其中,第一电子阻挡层及第二电子阻挡层的材料为AlN和AlGaN中的一种或者两种;LTpGaN层及HTpGaN层的材料为掺杂有镁Mg元素的GaN和掺杂有镁Mg元素的AlGaN中的一种或者两种。该外延结构可以形成低势垒层,以起到聚集空穴的作用,同时,由于该外延结构为无In结构,不会影响出光效率,可以提升发光元件的亮度。