-
公开(公告)号：CN113366437A
公开(公告)日：2021-09-07
申请号：CN202080011587.X
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·考克 , J·雷 , B·阿什博 , J·皮尔斯 , A·阿普 , V·兰加纳坦 , L·斯特里拉马萨尔玛 , E·乌尔德-阿迈德-瓦尔 , A·阿南塔拉曼 , V·安德烈 , N·加洛泊凡博列斯 , V·乔治 , Y·哈雷尔 , 小亚瑟·亨特 , B·英斯科 , S·贾纳斯 , P·开 , M·麦克弗森 , S·马余兰 , M·A·彼得 , M·拉马多斯 , S·沙阿 , K·辛哈 , P·萨蒂 , V·维姆拉帕利
IPC: G06F9/30 , G06F9/38 , G06F12/0811 , G06F12/0862 , G06F12/0866
Abstract: 公开了用于提高高速缓存效率和利用率的系统和方法。在一个实施例中，图形处理器包括：处理资源，用于执行图形操作；以及高速缓存的高速缓存控制器，高速缓存耦合至处理资源。高速缓存控制器配置为通过确定默认设置还是指令将控制高速缓存的高速缓存操作来控制高速缓存优先级。
-
公开(公告)号：CN114968366A
公开(公告)日：2022-08-30
申请号：CN202210586709.9
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·考克 , J·雷 , B·阿什博 , J·皮尔斯 , A·阿普 , V·兰加纳坦 , L·斯特里拉马萨尔玛 , E·乌尔德-阿迈德-瓦尔 , A·阿南塔拉曼 , V·安德烈 , N·加洛泊凡博列斯 , V·乔治 , Y·哈雷尔 , 小亚瑟·亨特 , B·英斯科 , S·贾纳斯 , P·开 , M·麦克弗森 , S·马余兰 , M·A·彼得 , M·拉马多斯 , S·沙阿 , K·辛哈 , P·萨蒂 , V·维姆拉帕利
IPC: G06F9/302 , G06F9/38 , G06F12/0811 , G06F12/0862 , G06F12/0866
Abstract: 公开了用于提高高速缓存效率和利用率的系统和方法。在一个实施例中，图形处理器包括：处理资源，用于执行图形操作；以及高速缓存的高速缓存控制器，高速缓存耦合至处理资源。高速缓存控制器配置为通过确定默认设置还是指令将控制高速缓存的高速缓存操作来控制高速缓存优先级。
-
公开(公告)号：CN113396390A
公开(公告)日：2021-09-14
申请号：CN202080012584.8
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·考克 , V·乔治 , A·阿南塔拉曼 , V·安德烈 , A·R·阿普 , N·库雷 , N·加洛泊凡博列斯 , M·麦克弗森 , S·马余兰 , E·乌尔德-阿迈德-瓦尔 , D·普费 , V·兰加纳坦 , J·雷 , A·N·沙阿 , L·斯特里拉马萨尔玛 , P·萨蒂 , S·唐格里
IPC: G06F9/38 , G06F12/0862 , G06F9/30
Abstract: 实施例总体上涉及图形处理器数据访问和共享。装置的实施例包括：电路元件，用于在应用的处理中产生结果；加载存储单元，用于接收结果并且利用结果生成用于高速缓存的预取信息；以及预取生成器，用于至少部分地基于预取信息产生预取地址；其中，加载存储单元用于接收用于预取的软件辅助，并且其中，预取信息的生成至少部分地基于软件辅助。
-
公开(公告)号：CN117689531A
公开(公告)日：2024-03-12
申请号：CN202311777921.4
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·考克 , J·雷 , A·阿南塔拉曼 , V·安德烈 , A·阿普 , S·科尔曼 , N·加洛泊凡博列斯 , V·乔治 , P·开 , S·金 , M·麦克弗森 , S·马余兰 , E·乌尔德-阿迈德-瓦尔 , V·兰加纳坦 , J·瓦莱里奥
IPC: G06T1/20 , G06T1/60 , G06F12/0877
Abstract: 本文公开了用于更新多GPU配置中的远程存储器侧高速缓存的系统和方法。在一个实施例中，用于多片架构的图形处理器包括：第一图形处理单元(GPU)(2810)，该第一GPU具有第一存储器(2870‑1)、第一存储器侧高速缓存存储器(2880‑1)、第一通信结构(2860‑1)和第一存储器管理单元(MMU)(2855‑1)。图形处理器包括第二GPU(2820)，该第二GPU具有第二存储器(2870‑2)、第二存储器侧高速缓存存储器(2880‑2)、第二MMU(2855‑2)和第二通信结构(2860‑2)，第二通信结构通信地耦合至第一通信结构。第一MMU配置成用于控制对第一存储器的存储器请求，更新第一存储器中的内容，更新第一存储器侧高速缓存存储器中的内容，并且确定是否更新第二存储器侧高速缓存存储器中的内容。
-
公开(公告)号：CN113439265A
公开(公告)日：2021-09-24
申请号：CN202080011299.4
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·考克 , J·雷 , A·阿南塔拉曼 , V·安德烈 , A·阿普 , S·科尔曼 , N·加洛泊凡博列斯 , V·乔治 , P·开 , S·金 , M·麦克弗森 , S·马余兰 , E·乌尔德-阿迈德-瓦尔 , V·兰加纳坦 , J·瓦莱里奥
IPC: G06F12/0811
Abstract: 本文公开了用于更新多GPU配置中的远程存储器侧高速缓存的系统和方法。在一个实施例中，用于多片架构的图形处理器包括：第一图形处理单元(GPU)(2810)，该第一GPU具有第一存储器(2870‑1)、第一存储器侧高速缓存存储器(2880‑1)、第一通信结构(2860‑1)和第一存储器管理单元(MMU)(2855‑1)。图形处理器包括第二GPU(2820)，该第二GPU具有第二存储器(2870‑2)、第二存储器侧高速缓存存储器(2880‑2)、第二MMU(2855‑2)和第二通信结构(2860‑2)，第二通信结构通信地耦合至第一通信结构。第一MMU配置成用于控制对第一存储器的存储器请求，更新第一存储器中的内容，更新第一存储器侧高速缓存存储器中的内容，并且确定是否更新第二存储器侧高速缓存存储器中的内容。
-
公开(公告)号：CN113366435A
公开(公告)日：2021-09-07
申请号：CN202080011341.2
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·R·阿普 , A·考克 , A·阿南塔拉曼 , E·乌尔德-阿迈德-瓦尔 , J·雷 , M·麦克弗森 , V·安德烈 , N·加洛泊凡博列斯 , V·乔治 , S·马余兰 , V·兰加纳坦 , J·P·艾斯 , P·开 , S·卡玛
IPC: G06F9/30
Abstract: 涉及用于数据压缩的技术的方法和装置。在示例中，装置包括处理器，该处理器用于：接收针对存储器段的数据压缩指令；以及响应于数据压缩指令，响应于确定相同存储器值的序列具有超过阈值的长度而对相同存储器值的序列进行压缩。还公开并要求保护其他实施例。
