-
公开(公告)号：CN117199055A
公开(公告)日：2023-12-08
申请号：CN202210620813.5
申请日：2022-06-01
Applicant: 长鑫存储技术有限公司
IPC: H01L23/544 , H01L23/538 , H01L21/66 , H01L21/768
Abstract: 本公开实施例提出了一种封装结构及其制作方法、半导体器件，封装结构包括：具有多个过孔的隔离层，过孔暴露部分互连层，互连层设置在半导体功能结构的表面；N个第一衬垫；每一第一衬垫由一个过孔暴露的互连层构成；N为大于1的正整数；N个重布线层，每一重布线层覆盖隔离层并与N个第一衬垫中一相应第一衬垫电连接；第一绝缘层，覆盖且暴露出每一重布线层的部分区域；至少部分重布线层被暴露出的部分区域包括第二衬垫和第三衬垫；每一第二衬垫的中心点相对于对应的第一衬垫的中心点的偏移方向和偏移距离均相等；第一衬垫和第二衬垫分别用于半导体功能结构处于不同运行速度时的测试，第三衬垫用于执行与第二衬垫测试的内容对应的功能交互。
-
公开(公告)号：CN117198988A
公开(公告)日：2023-12-08
申请号：CN202210621408.5
申请日：2022-06-01
Applicant: 长鑫存储技术有限公司
IPC: H01L21/768 , H01L21/66 , H01L23/544 , H01L23/538
Abstract: 本公开实施例提出了一种封装结构、封装方法及半导体器件，所述封装方法包括：提供半导体功能结构，所述半导体功能结构的表面设置有互连层；形成暴露出部分所述互连层的隔离层，被暴露的部分所述互连层作为第一衬垫，所述第一衬垫用于进行第一类测试；在完成所述第一类测试后，在所述第一衬垫及所述隔离层上形成重布线层，所述重布线层与所述互连层导电连接；形成暴露出部分所述重布线层的第一绝缘层，被暴露的部分所述重布线层作为第二衬垫和第三衬垫，所述第二衬垫用于进行第二类测试，所述第三衬垫用于执行与所述第二类测试的内容对应的功能交互；所述半导体功能结构在进行第一类测试时的运行速度低于在进行第二类测试时的运行速度。
-
公开(公告)号：CN116264088A
公开(公告)日：2023-06-16
申请号：CN202111539943.8
申请日：2021-12-15
Applicant: 长鑫存储技术有限公司
IPC: G11C11/401 , G11C8/08 , G11C7/12
Abstract: 本公开实施例提供一种存储器，包括：沿第一方向延伸的位线以及沿第二方向延伸的字线；沿第一方向排布的列选择电路以及多个存储模块；沿第一方向延伸的列选择线，列选择线电连接列选择电路，列选择电路经由列选择线驱动相应的所述放大单元；读写控制驱动电路，读写控制驱动电路与列选择电路分别位于多个存储模块的相邻侧；沿第二方向延伸的全局数据线以及沿第三方向延伸的电连接线，全局数据线经由电连接线电连接读写控制驱动电路，读写控制驱动电路用于驱动与全局数据线相对应的存储模块，以使数据经由全局数据线写入至存储单元内，或者，以从存储单元内读出数据并将数据传输至全局数据线。本公开实施例能够改善存储器的存储性能。
-
公开(公告)号：CN115167754A
公开(公告)日：2022-10-11
申请号：CN202110355210.2
申请日：2021-04-01
Applicant: 长鑫存储技术有限公司
IPC: G06F3/06
Abstract: 本申请实施例涉及一种半导体存储器和数据写入方法，所述半导体存储器包括：至少一个存储阵列，所述存储阵列包括多个数据存储单元和多个校验位存储单元；校验模块，用于接收写入数据，并根据所述写入数据生成校验数据；数据传输模块，分别与所述校验模块、所述存储阵列连接，用于传输所述写入数据至所述数据存储单元，并传输所述校验数据至所述校验位存储单元；其中，所述校验数据的第一传输时长短于所述写入数据的第二传输时长，所述第一传输时长为所述校验数据由数据传输模块传输至校验位存储单元所需的时长，所述第二传输时长为所述写入数据由数据传输模块传输至数据存储单元所需的时长。
-
公开(公告)号：CN114187934A
公开(公告)日：2022-03-15
申请号：CN202010958693.0
申请日：2020-09-14
Applicant: 长鑫存储技术有限公司
IPC: G11C5/02 , G11C11/401 , G11C29/38
Abstract: 本申请实施例涉及一种半导体存储器，包括：多个存储阵列；至少一个校验模块，每个校验模块均与多个存储阵列相对应，校验模块用于校验对应的存储阵列的数据信息是否发生错误，每个校验模块均连接有一组全局数据总线；多个选通电路，选通电路分别与存储阵列和全局数据总线连接，选通电路用于控制连接的全局数据总线和存储阵列之间的数据传输路径的通断。本申请实施例的校验模块只需对实时进行读取的校验模块的数据信息进行校验，因此，本申请实施例的半导体存储器可以在采用较少数量的校验模块的情况下，确保每次数据信息的读取都进行了有效校验，从而提供了一种校验模块占据空间较小的半导体存储器。
-
公开(公告)号：CN115440269B
公开(公告)日：2024-05-14
申请号：CN202110609555.6
申请日：2021-06-01
Applicant: 长鑫存储技术有限公司
Abstract: 本申请实施例涉及一种数据传输电路、数据处理电路和存储器。数据传输电路包括：数据写入电路用于传输待写入数据至全局数据线；校验写入电路用于传输校验数据至全局数据线，校验写入电路和数据写入电路均为第一电路；第一电路响应于预充电使能信号生成上拉使能信号，使能有效的上拉使能信号控制第一上拉电路输出全局数据信号；第一电路还响应于写使能信号，根据待写入数据生成上拉使能信号和下拉使能信号，并将全局数据信号传输至全局数据线，使能有效的下拉使能信号控制第一下拉电路输出全局数据信号；数据写入电路和校验写入电路中第一上拉电路的驱动能力相等，校验写入电路中第一下拉电路的驱动能力强于数据写入电路中第一下拉电路的驱动能力。
-
公开(公告)号：CN117079686A
公开(公告)日：2023-11-17
申请号：CN202310990010.3
申请日：2020-09-18
Applicant: 长鑫存储技术有限公司
IPC: G11C11/4063 , G11C29/42
Abstract: 本发明实施例提供一种存储器，包括存储块，所述存储块包括U存储子块和V存储子块，其特征在于，包括：第一检错纠错单元，与所述U存储子块、所述V存储子块均连接，用于对所述U存储子块和所述V存储子块的输出数据进行检错纠错；第二检错纠错单元，与所述U存储子块、所述V存储子块均连接，用于对所述U存储子块和所述V存储子块的所述输出数据进行检错纠错。本发明实施例改善了存储器的检错纠错能力。
-
公开(公告)号：CN116564381A
公开(公告)日：2023-08-08
申请号：CN202210102965.6
申请日：2022-01-27
Applicant: 长鑫存储技术有限公司
IPC: G11C11/4074 , G11C11/4091 , G11C11/4094
Abstract: 本公开涉及半导体电路设计领域，特别涉及一种放大电路、控制方法和存储器，包括：感测放大电路，包括读出节点、互补读出节点、第一节点和第二节点；隔离电路被配置为，在感测放大阶段，将读出节点耦合至位线，并将互补读出节点耦合至互补位线；偏移消除电路被配置为，在偏移消除阶段，将位线耦合至互补读出节点，并将互补位线耦合至读出节点；第一电源提供电路，与第一节点耦合，包括第一电源和第二电源，第一电源的电源电压高于第二电源的电源电压；第一电源提供电路被配置为，在偏移消除阶段，将第一电源与第一节点耦合，在感测放大阶段，将第二电源与第一节点耦合，以缩短偏移消除阶段的处理时间，从而优化存储器的性能。
-
公开(公告)号：CN116072168A
公开(公告)日：2023-05-05
申请号：CN202111270751.1
申请日：2021-10-29
Applicant: 长鑫存储技术有限公司
Abstract: 本公开提供一种存储器结构以及存储器，涉及集成电路制造技术领域。存储器结构包括多个沿第一方向平行设置、沿第二方向延伸的存储阵列，每两个存储阵列之间设置有一个沿第二方向延伸的灵敏放大器阵列，灵敏放大器阵列包括奇数位灵敏放大器阵列和偶数位灵敏放大器阵列，奇数位灵敏放大器阵列连接奇数位全局信号线，偶数位灵敏放大器阵列连接偶数位全局信号线；备用存储阵列，设置于第一方向上位于边缘的存储阵列一侧，与边缘的存储阵列之间设置有第一灵敏放大器阵列，第一灵敏放大器阵列与奇数位全局信号线和偶数位全局信号线均连接。本公开实施例可以提高存储器产品的可靠性、良品率和测试成功率。
-
公开(公告)号：CN115602207A
公开(公告)日：2023-01-13
申请号：CN202110768497.1
申请日：2021-07-07
Applicant: 长鑫存储技术有限公司(CN)
Abstract: 本申请涉及一种数据存储电路及其控制方法、存储装置，所述数据存储电路包括第一存储阵列和感测放大器阵列，所述第一存储阵列位于所述感测放大器阵列的一侧，所述感测放大器阵列电连接至主位线；所述第一存储阵列包括若干第一子存储阵列，每一所述第一子存储阵列包括多条第一子位线及多个第一选择开关，每一所述第一子位线通过第一选择开关与所述主位线电连接；其中，所述感测放大器阵列用于对所述主位线的信号进行放大。本申请在确保半导体存储装置的存储容量不减少的前提下，减少半导体存储装置的体积、能耗及生产成本。
