-
公开(公告)号：CN103778946B
公开(公告)日：2017-01-04
申请号：CN201410033317.5
申请日：2009-09-30
申请人： 阿尔特拉公司
CPC分类号： G11C11/4125 , H03K19/0033
摘要： 本发明涉及具有软错误翻转抗扰性的易失性存储器元件。提供一种存储器元件，当其经受高能原子粒子冲击时展现出对软错误翻转事件的抗扰性。存储器元件可以各自具有十个晶体管。为克服写入数据到存储器元件的困难，可以调整向阵列提供的信号中一个或多个的信号强度。可以具有用于向每个存储器元件供电的两个正电源电压。电源电压中的一个可以相对于另一个电源电压临时降低，从而在数据加载操作期间增强写入容限。以该方式可以调整的其它信号强度包括其它电源信号、数据信号电平、地址和清除信号幅度以及地信号强度。可调节电源电路和数据读写控制电路可以用于进行这些信号强度的调整。
-
公开(公告)号：CN102956692B
公开(公告)日：2016-12-21
申请号：CN201210306226.5
申请日：2012-08-17
申请人： 阿尔特拉公司
IPC分类号： H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
CPC分类号： H01L29/7851 , H01L21/761 , H01L29/66795
摘要： 一个实施例涉及一种缓冲型finFET器件。该器件包括形成于半导体衬底中的缓冲型竖直鳍形结构。竖直鳍形结构至少包括上半导体层、缓冲区域和阱区域的至少部分。缓冲区域具有第一掺杂极性，并且阱区域具有与第一掺杂极性相反的第二掺杂极性。至少一个p-n结形成于缓冲与阱区域之间，该p-n结至少部分地覆盖竖直鳍形结构的水平横截面。也公开了其它实施例、方面和特征。
-
公开(公告)号：CN102203867A
公开(公告)日：2011-09-28
申请号：CN200980143407.7
申请日：2009-09-30
申请人： 阿尔特拉公司
CPC分类号： G11C11/4125 , H03K19/0033
摘要： 提供一种存储器元件，当其经受高能原子粒子冲击时展现出对软错误翻转事件的抗扰性。存储器元件可以各自具有十个晶体管。为克服写入数据到存储器元件的困难，可以调整向阵列提供的信号中一个或多个的信号强度。可以具有用于向每个存储器元件供电的两个正电源电压。电源电压中的一个可以相对于另一个电源电压临时降低，从而在数据加载操作期间增强写入容限。以该方式可以调整的其它信号强度包括其它电源信号、数据信号电平、地址和清除信号幅度以及地信号强度。可调节电源电路和数据读写控制电路可以用于进行这些信号强度的调整。
-
公开(公告)号：CN103137188A
公开(公告)日：2013-06-05
申请号：CN201210458102.9
申请日：2012-11-14
申请人： 阿尔特拉公司
IPC分类号： G11C11/413
CPC分类号： G11C11/52 , B82Y10/00 , G11C13/025 , G11C23/00 , H01H1/0094 , H01H1/20 , H01H59/0009 , H01L27/101 , H01L27/11
摘要： 本发明涉及具有中继器件的存储器元件。提供了一种具有存储器元件的集成电路。集成电路可以包括形成在第一部分里的逻辑电路，第一部分具有互补金属氧化物半导体（CMOS）器件，并且可以包括形成在第二部分里的至少一部分存储器元件和关联的存储器电路，第二部分具有纳米机电（NEM）中继器件。NEM和CMOS器件可以通过电介质堆叠中的通孔互连。在第一部分与第二部分里的器件可以接收各自的电源电压。在一个合适的布置中，存储器元件可以包括两个中继开关，它们提供非易失性存储特性与软错误翻转（SEU）免疫性。在另一个合适的布置中，存储器元件可以包括第一与第二交叉耦合的反相电路。第一反相电路可以包括中继开关，而第二反相电路仅包括CMOS晶体管。以此方式配置的存储器元件可以用于提供易失性存储特性与SEU免疫性。
-
公开(公告)号：CN102956692A
公开(公告)日：2013-03-06
申请号：CN201210306226.5
申请日：2012-08-17
申请人： 阿尔特拉公司
IPC分类号： H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
CPC分类号： H01L29/7851 , H01L21/761 , H01L29/66795
摘要： 一个实施例涉及一种缓冲型finFET器件。该器件包括形成于半导体衬底中的缓冲型竖直鳍形结构。竖直鳍形结构至少包括上半导体层、缓冲区域和阱区域的至少部分。缓冲区域具有第一掺杂极性，并且阱区域具有与第一掺杂极性相反的第二掺杂极性。至少一个p-n结形成于缓冲与阱区域之间，该p-n结至少部分地覆盖竖直鳍形结构的水平横截面。也公开了其它实施例、方面和特征。
-
公开(公告)号：CN102479557A
公开(公告)日：2012-05-30
申请号：CN201110379089.3
申请日：2011-11-18
申请人： 阿尔特拉公司
发明人： 徐彦忠
IPC分类号： G11C29/44
CPC分类号： G06F11/183 , G11C5/005 , G11C11/4125
摘要： 本发明涉及带有冗余位及存储器元件表决电路的存储器阵列。集成电路可以具有存储器元件的阵列。每一个存储器元件可以具有多个存储器单元。每一个存储器元件可以具有表决电路，其从该存储器元件中的存储器单元接收信号。表决电路可以基于该信号产生输出。由每一个存储器元件的存储器单元所存储的信号可以是冗余的，使得即使在辐照导致一些存储器单元将其状态翻转至错误值的情况下，表决电路也可以产生正确的输出。存储器元件可以基于如下存储器单元，例如静态随机访问存取存储器单元和基于晶闸管的单元。
-
公开(公告)号：CN102479557B
公开(公告)日：2017-05-10
申请号：CN201110379089.3
申请日：2011-11-18
申请人： 阿尔特拉公司
发明人： 徐彦忠
IPC分类号： G11C29/44
CPC分类号： G06F11/183 , G11C5/005 , G11C11/4125
摘要： 本发明涉及带有冗余位及存储器元件表决电路的存储器阵列。集成电路可以具有存储器元件的阵列。每一个存储器元件可以具有多个存储器单元。每一个存储器元件可以具有表决电路，其从该存储器元件中的存储器单元接收信号。表决电路可以基于该信号产生输出。由每一个存储器元件的存储器单元所存储的信号可以是冗余的，使得即使在辐照导致一些存储器单元将其状态翻转至错误值的情况下，表决电路也可以产生正确的输出。存储器元件可以基于如下存储器单元，例如静态随机访问存取存储器单元和基于晶闸管的单元。
-
公开(公告)号：CN102203867B
公开(公告)日：2014-02-26
申请号：CN200980143407.7
申请日：2009-09-30
申请人： 阿尔特拉公司
CPC分类号： G11C11/4125 , H03K19/0033
摘要： 提供一种存储器元件，当其经受高能原子粒子冲击时展现出对软错误翻转事件的抗扰性。存储器元件可以各自具有十个晶体管。为克服写入数据到存储器元件的困难，可以调整向阵列提供的信号中一个或多个的信号强度。可以具有用于向每个存储器元件供电的两个正电源电压。电源电压中的一个可以相对于另一个电源电压临时降低，从而在数据加载操作期间增强写入容限。以该方式可以调整的其它信号强度包括其它电源信号、数据信号电平、地址和清除信号幅度以及地信号强度。可调节电源电路和数据读写控制电路可以用于进行这些信号强度的调整。
-
公开(公告)号：CN103137188B
公开(公告)日：2017-09-19
申请号：CN201210458102.9
申请日：2012-11-14
申请人： 阿尔特拉公司
IPC分类号： G11C11/413
CPC分类号： G11C11/52 , B82Y10/00 , G11C13/025 , G11C23/00 , H01H1/0094 , H01H1/20 , H01H59/0009 , H01L27/101 , H01L27/11
摘要： 本发明涉及具有中继器件的存储器元件。提供了一种具有存储器元件的集成电路。集成电路可以包括形成在第一部分里的逻辑电路，第一部分具有互补金属氧化物半导体（CMOS）器件，并且可以包括形成在第二部分里的至少一部分存储器元件和关联的存储器电路，第二部分具有纳米机电（NEM）中继器件。NEM和CMOS器件可以通过电介质堆叠中的通孔互连。在第一部分与第二部分里的器件可以接收各自的电源电压。在一个合适的布置中，存储器元件可以包括两个中继开关，它们提供非易失性存储特性与软错误翻转（SEU）免疫性。在另一个合适的布置中，存储器元件可以包括第一与第二交叉耦合的反相电路。第一反相电路可以包括中继开关，而第二反相电路仅包括CMOS晶体管。以此方式配置的存储器元件可以用于提供易失性存储特性与SEU免疫性。
-
公开(公告)号：CN103778946A
公开(公告)日：2014-05-07
申请号：CN201410033317.5
申请日：2009-09-30
申请人： 阿尔特拉公司
CPC分类号： G11C11/4125 , H03K19/0033
摘要： 本发明涉及具有软错误翻转抗扰性的易失性存储器元件。提供一种存储器元件，当其经受高能原子粒子冲击时展现出对软错误翻转事件的抗扰性。存储器元件可以各自具有十个晶体管。为克服写入数据到存储器元件的困难，可以调整向阵列提供的信号中一个或多个的信号强度。可以具有用于向每个存储器元件供电的两个正电源电压。电源电压中的一个可以相对于另一个电源电压临时降低，从而在数据加载操作期间增强写入容限。以该方式可以调整的其它信号强度包括其它电源信号、数据信号电平、地址和清除信号幅度以及地信号强度。可调节电源电路和数据读写控制电路可以用于进行这些信号强度的调整。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.022 秒)