-
公开(公告)号：CN102782935B
公开(公告)日：2015-05-27
申请号：CN201180011923.1
申请日：2011-03-09
申请人： 阿尔特拉公司
CPC分类号： H01F17/0013 , H01F2017/0046 , H01F2017/0086
摘要： 一种可具有串接的上部和下部环形线路部分的集成电路电感器。上部和下部部分可具有形成六边形或八边形环路的45°弯曲。每个环路部分都可具有一匝或更多匝。可在两层之间形成金属布线层的居间无金属区域以降低电容耦合。每个环路部分可具有通过通路并联而短路的两个或更多金属线路的集合。上部和下部环路可横向偏移或嵌套以降低电容耦合。
-
公开(公告)号：CN102203867B
公开(公告)日：2014-02-26
申请号：CN200980143407.7
申请日：2009-09-30
申请人： 阿尔特拉公司
CPC分类号： G11C11/4125 , H03K19/0033
摘要： 提供一种存储器元件，当其经受高能原子粒子冲击时展现出对软错误翻转事件的抗扰性。存储器元件可以各自具有十个晶体管。为克服写入数据到存储器元件的困难，可以调整向阵列提供的信号中一个或多个的信号强度。可以具有用于向每个存储器元件供电的两个正电源电压。电源电压中的一个可以相对于另一个电源电压临时降低，从而在数据加载操作期间增强写入容限。以该方式可以调整的其它信号强度包括其它电源信号、数据信号电平、地址和清除信号幅度以及地信号强度。可调节电源电路和数据读写控制电路可以用于进行这些信号强度的调整。
-
公开(公告)号：CN102832193A
公开(公告)日：2012-12-19
申请号：CN201210206362.7
申请日：2012-06-14
申请人： 阿尔特拉公司
IPC分类号： H01L23/522
CPC分类号： H01L28/10 , H01F17/0013 , H01F2017/0046 , H01F2017/0073 , H01L23/5227 , H01L2924/0002 , H01L2924/00
摘要： 本公开的实施例涉及具有缠绕的导体的集成电路电感器。电感器可以通过包括缠绕的传导线路的传导路径形成。在传导路径中可以有两个、三个或多于三个的缠绕的传导线路。可以通过集成电路的电介质堆叠中的传导结构形成传导线路。电介质堆叠可以包括包含传导迹线的金属层，并且可以包括包含用于互连迹线的过孔的过孔层。缠绕的传导线路可以通过金属和过孔层中的传导结构形成。在交叉区域中，传导线路可以彼此跨越但不彼此电连接。过孔可以用于将多个迹线层耦合于一起以减少线路阻抗。
-
公开(公告)号：CN102301471A
公开(公告)日：2011-12-28
申请号：CN201080006334.X
申请日：2010-01-19
申请人： 阿尔特拉公司
CPC分类号： H01L28/10 , H01L23/5227 , H01L27/0617 , H01L2924/0002 , H01L2924/00
摘要： 本发明提供一种具有掺杂区的集成电路电感器和衬底。衬底可以是p型衬底并且衬底可以具有n型掺杂区。n型掺杂区可以包括n型阱、深n型阱和n+区。n型掺杂区可以以条带图案形成，诸如在三角梳状图案条带或者系列L型条带。条带可以垂直于电感器的螺旋定向。可以向n型掺杂区施加正偏置电压以在n型掺杂区之间的衬底中创建耗尽区。耗尽区可以增加电感器和衬底之间的有效距离，最小化电感器和衬底之间的不期望的耦合效应以及提高电感器的效能。
-
公开(公告)号：CN102217068B
公开(公告)日：2014-12-24
申请号：CN200980145905.5
申请日：2009-11-03
申请人： 阿尔特拉公司
IPC分类号： H01L27/108
CPC分类号： H01L23/5223 , H01L23/5225 , H01L28/60 , H01L28/86 , H01L28/90 , H01L2924/0002 , H01L2924/00
摘要： 本发明提供一种在集成电路电介质堆叠中形成的金属-绝缘体-金属电容器。提供一种线-板-线电容器，其交替包含金属板的层和包含直线或者带角度的交替极性平行线的层。提供一种分割板电容器，其具有在层内和层之间极性交替的金属板。线-板-线和分割板电容器可以呈现减少的寄生感性耦合。线-板-线电容器和金属-绝缘体-金属电容器的电容由具有竖直电场的层间电容分量的贡献比具有水平电场的水平层内电容分量的贡献大。
-
公开(公告)号：CN103972224A
公开(公告)日：2014-08-06
申请号：CN201410017304.9
申请日：2014-01-15
申请人： 阿尔特拉公司
CPC分类号： H01L21/50 , H01L23/3128 , H01L23/49816 , H01L23/5286 , H01L25/18 , H01L2224/16145 , H01L2224/16225 , H01L2224/17181 , H01L2225/06513 , H01L2225/06517 , H01L2924/15311
摘要： 本发明涉及具有有源内插器的集成电路封装，一种集成电路封装可以包括衬底和内插器。内插器被设置在衬底上方。内插器可以包括用来接收不同的电源信号的嵌入式开关元件。具有多个逻辑块的集成电路被设置在衬底上方。嵌入在内插器中的开关元件可被用来从这些电源信号中选择电源信号，并且向集成电路中的至少一个电路块提供所选的电源信号。
-
公开(公告)号：CN103155414A
公开(公告)日：2013-06-12
申请号：CN201180048329.X
申请日：2011-08-02
申请人： 阿尔特拉公司
IPC分类号： H03K19/173 , G06F9/06
CPC分类号： H03K19/173 , G11C5/005 , H01L27/0207 , H03K19/1736 , H03K19/17784
摘要： 硬化可编程逻辑器件被提供有可编程电路。可编程电路可以被硬连接以实现定制逻辑电路。通用制造掩模可以被用来形成可编程电路，并且可以被用在硬化可编程逻辑器件的产品系列的生产中，硬化可编程逻辑器件中的每一个可以实现不同的定制逻辑电路。定制制造掩模可以被用来硬连接可编程电路，以实现专用的定制逻辑电路。可编程电路可以被硬连接，从而使得实现定制逻辑电路的硬化可编程逻辑器件的信号时序特性可以匹配使用配置数据实现相同定制逻辑电路的可编程逻辑器件的信号时序特性。
-
公开(公告)号：CN103137188A
公开(公告)日：2013-06-05
申请号：CN201210458102.9
申请日：2012-11-14
申请人： 阿尔特拉公司
IPC分类号： G11C11/413
CPC分类号： G11C11/52 , B82Y10/00 , G11C13/025 , G11C23/00 , H01H1/0094 , H01H1/20 , H01H59/0009 , H01L27/101 , H01L27/11
摘要： 本发明涉及具有中继器件的存储器元件。提供了一种具有存储器元件的集成电路。集成电路可以包括形成在第一部分里的逻辑电路，第一部分具有互补金属氧化物半导体（CMOS）器件，并且可以包括形成在第二部分里的至少一部分存储器元件和关联的存储器电路，第二部分具有纳米机电（NEM）中继器件。NEM和CMOS器件可以通过电介质堆叠中的通孔互连。在第一部分与第二部分里的器件可以接收各自的电源电压。在一个合适的布置中，存储器元件可以包括两个中继开关，它们提供非易失性存储特性与软错误翻转（SEU）免疫性。在另一个合适的布置中，存储器元件可以包括第一与第二交叉耦合的反相电路。第一反相电路可以包括中继开关，而第二反相电路仅包括CMOS晶体管。以此方式配置的存储器元件可以用于提供易失性存储特性与SEU免疫性。
-
公开(公告)号：CN102956692A
公开(公告)日：2013-03-06
申请号：CN201210306226.5
申请日：2012-08-17
申请人： 阿尔特拉公司
IPC分类号： H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
CPC分类号： H01L29/7851 , H01L21/761 , H01L29/66795
摘要： 一个实施例涉及一种缓冲型finFET器件。该器件包括形成于半导体衬底中的缓冲型竖直鳍形结构。竖直鳍形结构至少包括上半导体层、缓冲区域和阱区域的至少部分。缓冲区域具有第一掺杂极性，并且阱区域具有与第一掺杂极性相反的第二掺杂极性。至少一个p-n结形成于缓冲与阱区域之间，该p-n结至少部分地覆盖竖直鳍形结构的水平横截面。也公开了其它实施例、方面和特征。
-
公开(公告)号：CN102955758A
公开(公告)日：2013-03-06
申请号：CN201210299454.4
申请日：2012-08-20
申请人： 阿尔特拉公司
IPC分类号： G06F15/76
CPC分类号： H03K19/17784 , H03K19/17792
摘要： 一种现场可编程门阵列(FPGA)包括：一组监视电路，适于提供FPGA中的至少一个电路的工艺、电压和温度指示；以及控制器，适于根据用于至少一个电路的工艺、电压和温度指示来推导用于至少一个电路的体偏置值范围。FPGA还包括：体偏置生成器，适于向至少一个电路中的至少一个晶体管提供体偏置信号。体偏置信号具有在体偏置值范围内的值。
-
-
-
-
-
-
-
-
-
搜索结果
26 条记录 (耗时 0.023 秒)