-
公开(公告)号：CN118626150B
公开(公告)日：2024-10-29
申请号：CN202411096646.4
申请日：2024-08-12
申请人： 北京微核芯科技有限公司
IPC分类号： G06F9/38
摘要： 本申请提出一种基于覆盖分支预测器的分支预测方法及装置，涉及数据处理技术领域，其中，方法包括：将分支地址输入前级预测器，得到第一预测结果；将分支地址和全局分支历史的哈希结果输入前级辅助预测器，以基于前级辅助预测器中包括的第一标签预测表确定第二预测结果；对第一预测结果和第二预测结果进行仲裁，得到前级预测结果；将哈希结果输入后级预测器，以基于后级预测器中包括的第二标签预测表确定后级预测结果；在前级预测结果和后级预测结果不同的情况下，以后级预测结果覆盖前级预测结果，作为分支预测结果。解决了分支预测的延迟较高的问题，实现了流水线气泡较少且准确率较高的分支预测。
-
公开(公告)号：CN118626410A
公开(公告)日：2024-09-10
申请号：CN202411096643.0
申请日：2024-08-12
申请人： 北京微核芯科技有限公司
IPC分类号： G06F12/0811 , G06F12/084
摘要： 本申请提出了一种多级缓存存储系统的访问方法、装置、设备和介质，涉及数据处理技术领域，方法包括：获取多级缓存存储系统的目标请求操作；响应于目标请求操作为第一替换请求操作，获取第一替换请求操作在多级缓存存储系统中的替换区域，以确定第一替换请求操作在多级缓存存储系统中的目标写回区域；获取第一替换请求操作在替换区域内的第一数据块，并将第一数据块替换写回至目标写回区域。无需等待特定条件被满足，即可将数据块替换写回到不同的目标写回区域，提高了数据块的替换写回的灵活性，优化了多级缓存存储系统的访问方法。
-
公开(公告)号：CN118349280B
公开(公告)日：2024-08-30
申请号：CN202410765486.1
申请日：2024-06-14
申请人： 北京微核芯科技有限公司
IPC分类号： G06F9/30
摘要： 本申请提供一种存数指令调度方法、装置、设备和存储介质。方案为：获取多个目标缓存项；对各目标缓存项设置状态位寄存器以及倒计时寄存器；任一拍内，将寄存器倒计时减一，对被写入存数指令的目标缓存项所设置的状态位进行改变；对已占用的目标缓存项的项数是否大于或者等于第一阈值进行判断、对倒计时寄存器倒计时是否为零进行判断以及对各目标缓存项所设置的状态位寄存器的状态位是否等于第二阈值进行判断，得到第二判断结果，基于第二判断结果，对状态位进行改变以及将倒计时重新设置；在所设置的状态位等于第二阈值的情况下，将目标缓存项缓存的存数指令写入到高速缓冲存储器中，由此，无需不断地对高速缓存端口和带宽进行占用。
-
公开(公告)号：CN117971722B
公开(公告)日：2024-07-02
申请号：CN202410365424.1
申请日：2024-03-28
申请人： 北京微核芯科技有限公司
IPC分类号： G06F12/0811 , G06F12/0853
摘要： 本申请提出了一种取数指令的执行方法及其装置，涉及处理器技术领域。方法包括：获取第一取数指令的第一取数结果；确定第一取数结果是否为第二取数指令的虚拟地址，其中，第二取数指令为第一取数指令的后一条取数指令；在第一取数结果为第二取数指令的虚拟地址的情况下，基于第一取数结果访问数据高速缓存，以获取第二取数指令的第二取数结果。由此，在第一取数结果为第二取数指令的虚拟地址的情况下，可以直接基于第一取数结果访问数据高速缓存，以获取第二取数指令的第二取数结果，将第二取数指令相关的发射、读寄存器堆、计算虚拟地址等流程优化掉，很大程度上降低了处理器主流水线的取数指令延时。
-
公开(公告)号：CN117971318A
公开(公告)日：2024-05-03
申请号：CN202410365391.0
申请日：2024-03-28
申请人： 北京微核芯科技有限公司
摘要： 本公开提出一种取数指令猜测不相关错误的预测方法和装置，该方法包括：确定待预测取数指令对应的访问地址以及程序计数器的值，其中，访问地址包括目标区域基地址和目标区域偏移量，基于程序计数器的值和目标区域偏移量确定索引值，并基于索引值从预设预测表中获取有效预测表项，其中，有效预测表项包括：候选区域基地址以及对应的候选位向量，基于候选区域基地址和候选位向量计算得到多个块地址，确定多个块地址与访问地址的对比结果，并根据对比结果确定待预测取数指令猜测不相关错误的预测结果，由此，能够通过预测技术减少取数指令猜测不相关错误的发生，进而降低由于取数指令猜测不相关错误而带来的重新执行代价，提高访存指令的执行效率。
-
公开(公告)号：CN117891513A
公开(公告)日：2024-04-16
申请号：CN202311865803.9
申请日：2023-12-29
申请人： 北京微核芯科技有限公司
IPC分类号： G06F9/38 , G06F12/0877
摘要： 本申请提供一种基于微指令高速缓存的分支指令的执行方法和装置，涉及计算机技术领域。该方法包括：获取目标分支指令的分支预测结果；在分支预测结果为分支预测错误的情况下，同时访问微指令高速缓存和指令高速缓存主流水线，判断预设的微指令高速缓存中是否包括目标分支指令对应的纠错后的分支，并同步将纠错后的分支从取指目标队列发射进入指令高速缓存主流水线；其中，微指令高速缓存中缓存有预测错误的分支指令纠错后的分支；基于判断结果控制指令高速缓存主流水线，执行纠错后的分支。通过对微指令高速缓存和指令高速缓存主流水线并行访问，可以更快速，更好地执行分支指令，从而在一定程度上降低因分支指令预测错误产生的影响。
-
公开(公告)号：CN117472446B
公开(公告)日：2024-04-09
申请号：CN202311828912.3
申请日：2023-12-28
申请人： 北京微核芯科技有限公司
IPC分类号： G06F9/38
摘要： 本发明提供一种基于处理器的多级取指目标缓冲器的分支预测方法，涉及计算机技术领域，方法包括：根据分支预测指令同时查找一级取指目标缓冲器、二级取指目标缓冲器及替换取指目标缓冲器；若一级取指目标缓冲器未命中分支预测指令，且替换取指目标缓冲器命中分支预测指令，则替换取指目标缓冲器确定分支预测结果，将分支预测结果写入一级取指目标缓冲器；若一级取指目标缓冲器及替换取指目标缓冲器都未命中分支预测指令，且二级取指目标缓冲器命中分支预测指令，则二级取指目标缓冲器确定分支预测结果，将分支预测结果写入一级取指目标缓冲器。本发明能够在提升取指目标缓冲器容量的同时，保证访问的低延时和低功耗。
-
公开(公告)号：CN117492844B
公开(公告)日：2024-03-29
申请号：CN202311844258.5
申请日：2023-12-29
申请人： 北京微核芯科技有限公司
IPC分类号： G06F9/38
摘要： 本发明提出一种寄存器重命名方法、装置及存储介质，涉及数据处理技术领域。其中，方法包括：识别寄存器的目标指令，以及确定目标指令相关的逻辑寄存器，其中逻辑寄存器包括逻辑源寄存器和逻辑目的寄存器；基于逻辑源寄存器的编号，在任一周期中查询重命名表，以确定逻辑源寄存器对应的第一物理寄存器；基于逻辑目的寄存器的编号，在任一周期中查询空闲寄存器编号表，以确定逻辑目的寄存器对应的第二物理寄存器，其中空闲寄存器编号表用于记录空闲寄存器的编号和对应状态；将第二物理寄存器重命名为第一物理寄存器。提高了乱序处理器的性能和主频，降低了乱序处理器的功耗和面积。
-
公开(公告)号：CN117478089B
公开(公告)日：2024-03-29
申请号：CN202311828914.2
申请日：2023-12-28
申请人： 北京微核芯科技有限公司
摘要： 本发明提供一种存数指令执行方法、装置及电子设备，涉及计算机处理器技术领域，存数指令包括存数指令地址和存数指令数据，存数指令地址存储于存数指令地址保留站，存数指令数据存储于存数指令数据保留站，该方法包括：基于存数指令地址，执行存数指令保留站休眠队列的写入操作，并将存数指令地址从存数指令地址保留站退出；基于存数指令保留站休眠队列中的存数指令地址，执行存数指令队列的写入操作；将存数指令数据写入存数指令队列，并将存数指令数据从存数指令数据保留站退出；基于存数指令队列的写入操作和存数指令数据，执行存数指令。将存数指令的指令地址和指令数据分开存储和发射，有效提高保留站的利用率。
-
公开(公告)号：CN117472807B
公开(公告)日：2024-03-29
申请号：CN202311828919.5
申请日：2023-12-28
申请人： 北京微核芯科技有限公司
IPC分类号： G06F12/1036 , G06F12/1009 , G06F12/0871
摘要： 本申请实施例提供的虚拟地址的转换方法、装置和电子设备，涉及计算机技术领域。该方法包括：预先基于预设虚页步长对页表项中的虚页号和对应的物理页号进行压缩，得到页表项对应的压缩块；这样在接收到物理地址转换请求时，可以基于待转换的目标虚拟地址的目标虚页号高位和目标虚页号低位，判断一级转译后备缓冲器TLB中多个页表项各自对应的压缩块中是否包括目标虚拟地址，再基于判断结果，确定目标虚拟地址对应的目标物理地址。与现有技术中直接将虚页号和对应的物理页号缓存至一级TLB中相比，通过压缩块的方式可以缓存更多的虚页号和对应的物理页号，从而可以在一定程度上提高虚拟地址在一级TLB中的命中率。
-
-
-
-
-
-
-
-
-
搜索结果
129 条记录 (耗时 0.051 秒)
