-
公开(公告)号:CN1231838C
公开(公告)日:2005-12-14
申请号:CN00801310.1
申请日:2000-06-28
申请人: 布尔CP8公司 , 国家信息及自动化研究院 , 国家科研中心
IPC分类号: G06F9/45
CPC分类号: G06F8/52 , G06F9/44589
摘要: 本发明涉及一种准备嵌入式系统(7)用的、从源代码到被变换代码的变换器的检验方法。该方法至少包含以下步骤:确定将这二个代码(1,3)进行因式分解的唯一的虚拟机,对每个所述源代码(1)和被变换代码(3),确定多个表示载所述源代码(1)和被变换代码(3)之间的剩余差值的所述辅助函数,以及一个在于检验这些辅助函数之间的对应特性的步骤,该代码变换器(2)的检验从最后步骤开始被获取。该应用尤其适合于芯片卡(7)。
-
公开(公告)号:CN1488090A
公开(公告)日:2004-04-07
申请号:CN01822191.2
申请日:2001-12-20
申请人: CP8技术公司
发明人: 尼古拉斯·吉罗
IPC分类号: G06F1/00 , G06K19/073
摘要: 本发明涉及用于在基于微处理器的电子模块中安全执行一个ROM嵌入式程序(PROG)的方法,该方法包括下列步骤:在模块所包含的自动重置计时器中,间歇性地在程序(PROG)的执行过程中触发中断(IT1、IT2);在每次中断(IT1、IT2)时将程序的执行重定向(60、66)到一个中断管理例程(RITT)上,该管理例程包括从中断(70)返回(62、66)到程序中断处(IT1、IT2)的重定向点的返回指令(IRET),作为它的第一条指令。本发明还涉及一种基于微处理器的电子模块,该模块适合实现所述的方法。
-
公开(公告)号:CN1124533C
公开(公告)日:2003-10-15
申请号:CN99803338.3
申请日:1999-12-23
申请人: 布尔CP8公司
IPC分类号: G06F1/00
CPC分类号: G07F7/1008 , G06F9/3879 , G06F21/755 , G06F21/77 , G06F21/81 , G06F2207/7219 , G06Q20/341 , G07F7/082
摘要: 本发明在于一个智能集成电路。这个智能集成电路的特征在于它具有一个主处理器(1)和一个应用系统、至少一个辅助处理器(2)以及各处理器与一些装置共用的供电电路。主处理器(1)及应用系统执行主程序(P1),构成实现任务的主处理;辅助处理器能协同地执行至少一个辅助程序(P2),构成至少一个实现任务的辅助处理;共用的供电电路(6)保证一个或多个有类似能量但运行特征标记不同的辅助处理与主处理协同,用连续或间歇的方式将能量干扰引入供电电路,这个干扰叠加在主处理的能量上,以实现连续的或间歇的干扰。
-
公开(公告)号:CN100353704C
公开(公告)日:2007-12-05
申请号:CN97190040.X
申请日:1997-01-24
申请人: CP8技术公司
发明人: 亚奎思·帕塔林
CPC分类号: H04L9/3247 , H04L9/3093 , H04L2209/12 , H04L2209/38
摘要: 本发明涉及一种非对称密码通讯方法,此方法在由环A的几个元素(x1,…,xn)所表示的某一值x和由此环的m个元素(y1,…ym)所表示的另一值y之间建立一种对应,n和m为大于或等于2的整数。根据本发明:-所述对应由具有低的总阶数的An+m+k→A的多变量公开多项式(Pj)定义,从而存在如Pj(x1,…,xn;y1,…,ym;z1,…zk)=0类型的等式,此处(z1,…,zn)为可能的中间变量,k为整数。至少多项式Pj中的大多数不具有Tj(y1,…ym)=Sj(x1,…,xn)的形式,此处Sj为总阶数为2的多项式,Tj为总阶数为1的多项式。本发明还涉及到一种相关的便携设备。
-
公开(公告)号:CN1285985C
公开(公告)日:2006-11-22
申请号:CN01822191.2
申请日:2001-12-20
申请人: CP8技术公司
发明人: 尼古拉斯·吉罗
IPC分类号: G06F1/00 , G06K19/073
摘要: 本发明涉及用于在基于微处理器的电子模块中安全执行一个ROM嵌入式程序(PROG)的方法,该方法包括下列步骤:在模块所包含的自动重置计时器中,间歇性地在程序(PROG)的执行过程中触发中断(IT1、IT2);在每次中断(IT1、IT2)时将程序的执行重定向(60、66)到一个中断管理例程(RITT)上,该管理例程包括从中断(70)返回(62、66)到程序中断处(IT1、IT2)的重定向点的返回指令(IRET),作为它的第一条指令。本发明还涉及一种基于微处理器的电子模块,该模块适合实现所述的方法。
-
公开(公告)号:CN1285191C
公开(公告)日:2006-11-15
申请号:CN00801038.2
申请日:2000-04-28
申请人: CP8技术公司
IPC分类号: H04L9/32
CPC分类号: H04L9/3247 , H04L9/3093
摘要: 本发明提供了一种用于数字签字的加密方法。提供k个多项式函数的集合S1用作公共密钥,其中k,v和n是整数,x1,...,xn+v是n+v个第一类变量而y1,...,yk是k个第二类变量,集合S1通过将密钥运算应用于k个多项式函数P′k(a1,...,an+v,y1,...,yk)的集合S2而获得,其中a1,...,an+v指包括n个“油”变量和v个“醋”变量的集合的n+v个变量。提供拟签字的消息及对该消息应用散列函数以产生k个值b1,...,bk的序列。这k个值用于替代集合S2的k个变量y1,...,yk以产生k个多项式函数P″k(a1,...,an+v)的集合S3,同时选择v个值a′n+1,...,a′n+v用作v个“醋”变量。解一组方程P″k(a1,...,a′n+v)=0以获得a′1,...,a′n的解同时应用密钥运算将该解转换为数字签字。
-
公开(公告)号:CN1221893C
公开(公告)日:2005-10-05
申请号:CN01800191.2
申请日:2001-02-09
申请人: CP8技术公司
CPC分类号: G07F7/1008 , G06F9/44526 , G06Q20/105 , G06Q20/3552 , H04L67/02 , H04L67/04 , H04L69/329
摘要: 本发明是有关于将“applet”加载于芯片卡2a中的方法,其借助储存于芯片卡中的两个加载程序,各自称“加载”(“In-loader”)IL,与“载出”(Off-loader)OL。根据本发明设有两个特殊通信协议层,一个在容纳卡片阅读机的终端1中,另一个在卡片中。所述层尤其包括智能代理器,其使得芯片卡能够提供WEB(网络)客户/服务器与“CGI(公共网关接口)”信道的功能。此方法至少包括一个步骤,其间向芯片卡发出请求“HTTP”,而为网页“HTML”寻址;参数数据收回步骤是由表格“HTML”传达,以及第二加载程序IL执行步骤,其通过使用“CGI”功能而加载“applet”。
-
公开(公告)号:CN1113584A
公开(公告)日:1995-12-20
申请号:CN94108891.X
申请日:1994-06-07
申请人: 布尔CP8公司
发明人: 雅克·帕特瑞
IPC分类号: G07F7/12
CPC分类号: G07F7/1016 , G06Q20/341 , G06Q20/40975 , G07F7/1008 , H04L9/3234 , H04L9/3236 , H04L9/3271
摘要: 本发明涉及由离线终端(1)认证一种包含处理电路(4)的携带证件(2)的方法,该处理电路用于提供一个作为由终端发出的一次数值(Qi)函数的二次数值(Ri)。在终端中设置了一个组合有一系列一次数值(Qi)及一系列检验数值(Ui)的认证表格(5),当一个携带证件与终端相连接时,传送给携带证件一个表格中的一次数值(Qi),并对从携带证件接收到的二次数值(Rx)运用单向函数计算,并将获得的结果与表格中相应的检验值相比较。
-
公开(公告)号:CN100470438C
公开(公告)日:2009-03-18
申请号:CN01822194.7
申请日:2001-12-20
申请人: CP8技术公司
IPC分类号: G06F1/00 , G06K19/073
CPC分类号: G07F7/08 , G06F21/755 , G06F21/77 , G06Q20/3827 , G07F7/0833
摘要: 本发明涉及一种使逻辑的或数学的操作符(在本案例中是XOR操作符)安全的一种方法,能用于执行基于微处理器的电子模块中的程序。本发明的特点在于XOR操作符的执行由对操作序列(Si)的执行(CAL-XORSEC(i))代替,其最终结果与XOR功能的结果完全相同。在一案例中的操作序列(Si)包含基于AND、OR和NOT的基本操作,该序列(Si)是在根据程序参数和/或由伪随机发生器(24)提供的随机参数R确定(CAL-NDO)顺序号NDO=i之后从一组八个等效序列(Si至S8)中选出的。
-
公开(公告)号:CN1109296C
公开(公告)日:2003-05-21
申请号:CN97190456.1
申请日:1997-04-29
申请人: CP8川萨克公司
发明人: 阿扎达利·那索
IPC分类号: G06F9/40
CPC分类号: G07F7/1008 , G06F9/4484 , G06Q20/3552
摘要: 能对一个固化程序进行改变的方法本发明涉及一种代码序列的编制装置,它包含有一个集成电路(10)能编制代码序列,另外一方面有一个第一存储器(12)包含一个主程序以及可能其他的可由此集成电路编制的代码序列,另一方面有一个不会丢失信息的可编程序的第二存储器(11)可能包含此集成电路可编制的代码序列,以及一个第三工作存储器(14),装置的特征在于,第二存储器(11)中包含的一个定位表包含有至少一个域,此域包含有码参考的一个数据:第一种方法(INS_INT)可以:检验码的一个参考的存在,在工作存储器中存入和该码参考有关的地址的数据,并放置一个陷井指示DI,第二类方法(INS_ORT)可以:检测陷井指示DI,向工作存储器AD_SAUT的内容指出的地址进行一次跳转。
-
-
-
-
-
-
-
-
-