-
公开(公告)号：CN109565269A
公开(公告)日：2019-04-02
申请号：CN201780050777.0
申请日：2017-09-11
申请人： 阿尔特拉公司
IPC分类号： H03H17/02
CPC分类号： G06F7/44 , G06F16/901 , G06F17/5054
摘要： 用于对数据滤波的装置和方法包括使用转换函数从输入元素计算中间输入值。转换函数至少部分基于滤波器的大小和滤波器输出的数量。使用转换函数从滤波器的滤波器元素计算中间滤波器值。每个中间输入值与相应的中间滤波器值相乘来形成中间值。使用转换函数将这些中间值与彼此组合来确定一个或多个输出值。
-
公开(公告)号：CN108268943A
公开(公告)日：2018-07-10
申请号：CN201710912345.8
申请日：2017-09-29
申请人： 意法半导体股份有限公司 , 意法半导体国际有限公司
CPC分类号： G06N3/063 , G06F9/44505 , G06F13/4022 , G06F15/7817 , G06F17/505 , G06F17/5054 , G06N3/04 , G06N3/0445 , G06N3/08
摘要： 本公开涉及硬件加速器引擎。实施例涉及支持深度神经网络算法卷积阶段的有效映射的硬件加速器引擎。硬件加速器引擎包括多个卷积加速器，并且多个卷积加速器中的每一个包括内核缓冲器、特征线缓冲器和多个乘法累加(MAC)单元。MAC单元被布置为对从内核缓冲器和特征线缓冲器两者接收的数据进行乘法和累加。硬件加速器引擎还包括耦合到串流开关的输出总线端口的至少一个输入总线、耦合到串流开关的输入总线端口的至少一个输出总线、或硬连线到串流开关的相应输出总线和输入总线端口的至少一个输入总线和至少一个输出总线。
-
公开(公告)号：CN108255778A
公开(公告)日：2018-07-06
申请号：CN201810063054.0
申请日：2016-08-26
申请人： 阿尔特拉公司
IPC分类号： G06F15/78
CPC分类号： G06F17/5054 , G06F15/7867
摘要： 本申请展示了用于有效配置数据管理的电路系统。该电路系统可以包括将电路设计的配置数据与基本电路设计的基本配置数据进行比较的编码电路。该编码电路可以压缩配置数据与基本配置数据之间的差异以产生压缩的配置数据。该压缩的配置数据可以被存储在存储电路中。为了在集成电路中实现该电路设计，解码电路可以从存储电路中检索该压缩的配置数据，解压该压缩的配置数据并且将解压操作的结果与基本配置数据进行比较以恢复配置数据。所恢复的配置数据可以用于在集成电路上对配置存储位进行编程，从而实现该电路设计。
-
公开(公告)号：CN108121224A
公开(公告)日：2018-06-05
申请号：CN201711032683.9
申请日：2017-10-30
申请人： 英特尔公司
IPC分类号： G05B19/04
CPC分类号： G05F1/66 , G05B15/02 , G06F1/28 , G06F1/3243 , G06F1/3296 , G06F17/5054 , Y02D10/152 , Y02D10/172 , G05B19/04
摘要： 一个实施例涉及一种控制集成电路内的电源电压调节的方法。从外部交互处理层向集成电路中的处理器发送外部中断。管芯外指令由外部交互处理层生成并被发送到处理器。管芯外指令由处理器执行，以逐个扇区地测试和调整电路内的电源电压调节。另一个实施例涉及一种控制用于集成电路的扇区的电源电压调节器的方法。命令由处理器发送并由扇区管理器翻译成比特。该比特被加载到寄存器中，以便将调节器控制电路设置成测试模式，并向模数转换器发送电源电压。还公开了其它实施例和特征。
-
公开(公告)号：CN107908897A
公开(公告)日：2018-04-13
申请号：CN201711261425.8
申请日：2017-12-04
申请人： 云南大学 , 云南省教育科学研究院
IPC分类号： G06F17/50
CPC分类号： G06F17/5054
摘要： 本发明涉及一种基于FPGA的区分优先级轮询系统，属无线传感器网络通信领域。本系统巧妙地借助MATLAB工具，利用分频技术产生服从泊松分布的原始信息分组；利用Verilog HDL语言控制状态机的转移，实现对系统服务秩序的控制，实现对系统中高优先级站点完全服务、普通站点门限服务的混合调度；利用FPGA内置异步FIFO软核对站点信息进行缓存、发送，有效地实现了各站点信息分组到达与发送过程的速度匹配。服务器优先对中心站点进行完全服务、对普通站点提供门限服务，使得中心站点业务具有较好的时延特性，同时又兼顾了普通站点的业务，有效避免了系统中相位停留或频繁切换的问题，控制灵活，可广泛应用于区分优先级、对时延特性要求较高的多业务系统中。
-
公开(公告)号：CN107544786A
公开(公告)日：2018-01-05
申请号：CN201710367157.1
申请日：2017-05-23
申请人： 阿尔特拉公司
发明人： M·朗哈默尔
CPC分类号： H03K19/17704 , G06F15/82 , G06F17/5045 , G06F17/5054 , G06F2217/68
摘要： 可编程集成电路可以包括用于实现精简指令集计算(RISC)处理器的软逻辑和硬逻辑。在专用计算设备上实现的处理器生成器工具可以用于指定期望的参数以用于处理器架构，包括一个或多个数据路径的数据字大小、指令字大小、以及一组指令格式。处理器生成器工具还可以用于确定每个数据路径要满足性能标准所需要的适当的管线的量。处理器生成器工具还能够用于分析处理器架构，并提供用于减轻潜在的结构和数据危险的选项。
-
公开(公告)号：CN107357948A
公开(公告)日：2017-11-17
申请号：CN201710171544.8
申请日：2017-03-22
申请人： 帝斯贝思数字信号处理和控制工程有限公司
IPC分类号： G06F17/50
CPC分类号： G06F17/505 , G06F17/5027 , G06F17/5054 , G06F17/5022
摘要： 本发明涉及一种用于建立FPGA网表的方法，其中，网表从FPGA源代码和至少一个影子寄存器中产生，其中，FPGA源代码定义至少一个功能和至少一个信号，其中，将影子寄存器配设给所述至少一个信号并且将影子寄存器设立和设置用于在运行时存储所配设的信号的值，其中，设置并设立用于在运行时读取所存储的信号值的器件，其中，在FPGA源代码中所定义的功能不通过影子寄存器改变，其中，将网表设置用于加载到FPGA上并且由FPGA执行，其中，所述由FPGA源代码所描述的功能由FPGA执行，其中，设置和设立所述影子寄存器与在FPGA源代码中所描述的功能的在功能上的解耦，其中，在执行所述在FPGA源代码中所描述的功能期间，影子寄存器通过解耦来保留在解耦的时间点上所存储的信号值。
-
公开(公告)号：CN107346351A
公开(公告)日：2017-11-14
申请号：CN201611078754.4
申请日：2016-11-29
申请人： 百度(美国)有限责任公司
CPC分类号： G06F17/5054 , G06F8/74
摘要： 本发明提供用于基于源代码中定义的硬件要求来设计FPGA的方法和系统。根据一个实施例，解析源代码以识别用以执行第一函数的第一例程和用以执行第二函数的第二例程。基于源代码中定义的与第一例程和第二例程相关联的一个或多个声明来确定第一例程与第二例程之间的控制信令拓扑。分配描述第一硬件配置的第一逻辑块，第一硬件配置表示第一例程的第一函数。分配描述第二硬件配置的第二逻辑块，第二硬件配置表示第二例程的第二函数。基于第一逻辑块和第二逻辑块来生成寄存器传输级网表，其中，第二逻辑块用以基于控制信令拓扑来执行依赖于由第一逻辑块执行的第一函数的第二函数。
-
公开(公告)号：CN107038265A
公开(公告)日：2017-08-11
申请号：CN201610079345.X
申请日：2016-02-04
申请人： 京微雅格(北京)科技有限公司
发明人： 何轲
IPC分类号： G06F17/50
CPC分类号： G06F17/5054
摘要： 本发明公开了包括FPGA的计算架构及其在EDA设计方面的应用。在一个实施例中，本发明提供一种计算架构。该计算架构包括PC或服务器，与FPGA模块；PC或服务器与FPGA模块互连，PC或服务器将EDA设计流程中的部分程序或函数，传输到FPGA模块中执行，并且接收FPGA模块返回的执行结果。本发明实施例提出的计算架构可应用于EDA工具的软件流程中，其中EDA工具的软件流程包括综合、布局和布线等方面的算法计算和实现，均可采用这种计算架构来加速实现，从而使得EDA工具的软件流程时间得到大幅的缩短。
-
公开(公告)号：CN106919734A
公开(公告)日：2017-07-04
申请号：CN201710015609.X
申请日：2017-01-10
申请人： 北京中科睿芯科技有限公司
IPC分类号： G06F17/50
CPC分类号： G06F17/5054
摘要： 本发明公开了一种多FPGA上电自动配置方法，用于将多个配置文件分别写入多个FPGA芯片中，一个配置文件对应其中一个FPGA芯片，其包括以下步骤：S1：将多个配置文件分别写入多个存储模块中；S2：将每一FPGA芯片分别与一数据读写平台连接；S3：将每一数据平台与对应的存储模块连接；S4：每一数据读写平台分别从对应的存储模块中读取配置文件；S5：每一数据读写平台分别将读取到的配置文件写入对应的FPGA芯片中。本发明提供的多FPGA上电自动配置方法能够节省配置时间、节省人力及物力成本，并且能够解决各平台无法同步工作的问题。
-
-
-
-
-
-
-
-
-
搜索结果
261 条记录 (耗时 0.022 秒)