利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

42 条记录 (耗时 0.012 秒)

    可缩放的多层互联结构
    2.
    发明授权
    可缩放的多层互联结构 失效

    公开(公告)号：CN1117432C

    公开(公告)日：2003-08-06

    申请号：CN96194985.6

    申请日：1996-04-30

    申请人： BTR公司

    发明人： B·S·亭 ,  P·M·帕尼

    IPC分类号： H03K19/177

    CPC分类号： H03K19/17736 ,  H03K19/17704 ,  H03K19/17728 ,  H03K19/17744 ,  H03K19/17792

    摘要： 提供一种现场可编程门阵列(FPGA)，包括用于互联具有较低层互联的可配置函数发生器和用于互联具有较高层互联的较低层互联的多个抽头网络连接器。这是特别可取的，以便满足沿较长布线驱动信号的需要，不要求所有信号驱动器都足够大以沿最长布线驱动信号。另外，所述新颖分层布线结构由布线、块连接器抽头网络和转向矩阵组成，允许利用一个新颖的节省面积的可缩放的平面布局图。

    集成辅助逻辑运算单元的可编程逻辑模块
    5.
    发明公开
    集成辅助逻辑运算单元的可编程逻辑模块 有权

    公开(公告)号：CN105471422A

    公开(公告)日：2016-04-06

    申请号：CN201510830948.4

    申请日：2015-11-25

    申请人： 中国科学院电子学研究所

    发明人： 黄志洪 ,  杨立群 ,  魏星 ,  李威 ,  江政泓 ,  林郁 ,  涂开辉 ,  杨海钢

    IPC分类号： H03K19/177

    CPC分类号： H03K19/17704 ,  H03K19/17736

    摘要： 本发明提供了一种集成辅助逻辑运算单元的可编程逻辑模块。该可编程逻辑模块包括：主逻辑单元模块，包括至少一个逻辑单元，该主逻辑单元模块具有O1个输出端口；辅助逻辑运算单元，其O1个输入端口连接至所述主逻辑单元模块的O1个输出端口，该辅助逻辑运算单元将所述主逻辑单元模块的O1个输出端口的输出结果中至少两个进行逻辑运算后作为可编程逻辑模块的输出；其中，所述主逻辑单元模块和辅助逻辑运算单元均被集成在于所述可编程逻辑模块的内部。本发明通过向传统CLB中加入辅助逻辑运算单元的方式，提高了传统CLB的逻辑应用效率。与传统CLB实现相比，节省了面积并提高了延时性能，能实现更高效的逻辑运算。

    集成电路和使用该集成电路的方法
    6.
    发明授权
    集成电路和使用该集成电路的方法 失效

    公开(公告)号：CN102859878B

    公开(公告)日：2015-09-02

    申请号：CN201180009785.3

    申请日：2011-02-16

    申请人： 株式会社电装

    发明人： 伊藤智康

    IPC分类号： H03K19/173 ,  G06F9/45 ,  G06F11/22 ,  H01L21/82

    CPC分类号： H03K19/1733 ,  H03K19/17704

    摘要： 一种集成电路，其中可以改进诸如芯片面积、成本、用于改变逻辑的功能、运算频率、灵活性、吞吐量和电功耗等全部因素；并且提供了其中可以改变指令功能的可重构处理器。定义高密度逻辑可重构叶单元。该集成电路的特征在于：集成了逻辑可重构叶单元模块和可重构处理器，其中通过规则地布置多个叶单元以便将叶单元之间的信号的连接通道面积最小化而以高密度集成所述逻辑可重构叶单元模块，并且其中所述可重构处理器可以通过将逻辑可重构叶单元模块插入指令执行处理电路的数据路径而改变指令集的功能。