摘要:
Dans un système sur puce comprenant en outre une CPU (11), une mémoire locale (12) et un module (13) de traitement de données, un contrôleur de DMA (15) comprend une interface (28, 22, 40) avec la mémoire locale (12) pour assurer des transmissions de données, vers et depuis la mémoire locale, associées à une indication à la mémoire locale d'une adresse en mémoire locale et est adapté pour effectuer des écriture et lectures de données dans la mémoire locale via cette interface. Le contrôleur de DMA comprend une troisième (29) avec le module (13) de traitement pour lui transmettre des données lues, via la première interface, dans la mémoire locale, cette transmission n'étant pas associée à une indication au module de traitement, par le contrôleur de DMA, d'adresse.
摘要:
Dans un système sur puce comprenant en outre une CPU (11), une mémoire locale (12) et un module (13) de traitement de données, un contrôleur de DMA (15) comprend une interface (28, 22, 40) avec la mémoire locale (12) pour assurer des transmissions de données, vers et depuis la mémoire locale, associées à une indication à la mémoire locale d'une adresse en mémoire locale et est adapté pour effectuer des écriture et lectures de données dans la mémoire locale via cette interface. Le contrôleur de DMA comprend une troisième (29) avec le module (13) de traitement pour lui transmettre des données lues, via la première interface, dans la mémoire locale, cette transmission n'étant pas associée à une indication au module de traitement, par le contrôleur de DMA, d'adresse.