公开(公告)号：EP3238037A1

公开(公告)日：2017-11-01

申请号：EP15874026.6

申请日：2015-11-25

申请人： Intel Corporation

发明人： OULD-AHMED-VALL, Elmoustapha ,  VALENTINE, Robert ,  CORBAL, Jesus ,  TOLL, Bret L. ,  GIRKAR, Milind B. ,  CHARNEY, Mark J. ,  SOLE, Guillem ,  ESPASA, Roger

IPC分类号： G06F9/30 ,  G06F9/06

CPC分类号： G06F9/30018 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30098 ,  G06F9/30101

摘要： An apparatus and method for mask compression. For example, one embodiment of a processor comprises: a source mask register to store a plurality of mask bits including a plurality of set bits and a plurality of bits that are not set; a destination mask register to store set bits read from the source mask register; and mask compression logic to read each of the set bits from the source mask register and to store the set bits in contiguous bit locations on one side of the destination mask register.

摘要翻译： 掩模压缩的装置和方法。 例如，处理器的一个实施例包括：源掩码寄存器，用于存储包括未设置的多个设置比特和多个比特的多个掩码比特; 目标掩码寄存器，用于存储从源掩码寄存器读取的设置位; 以及屏蔽压缩逻辑以从源屏蔽寄存器中读取每个置位位并将置位位存储在目的地屏蔽寄存器的一侧上的连续位位置中。